Цитата(VladimirB @ Jul 31 2010, 14:17)

А чего это у вас там 70 Вольт по оси Y ? Сгореть чего-нить может

Это линейная модель для анализа формы сигнала и абсолютное значение амплитуды не имеет значения.
Цитата
Вообще LVDS рассчитан на 100-омную нагрузку (50Ом на одну линию),
а вы ему 25Ом на одну линию подсовываете, которые получаются параллельным включением 50-омного резистора вблизи передатчика и 50-омным входным сопротивлением линии - на практике такое может и не заработать - размах напряжения будет недостаточен для приёмника.
Данное замечание справедливо, если импеданс LVDS передатчика существенно ниже, скажем, 1кОм, это явно не наш случай.
Цитата
А вообще подход у вас в корне неправильный - вы делаете неидеальный приёмник с большой индуктивностью в 15нГн и емкостями в 5 и 7 пФ. В результате у вас сигнал от него отражается и приходит к почти идеальному передатчику (2пФ ёмкость), где типа всё согласовано и отражений нет - поэтому получается всё хорошо. Вот если передатчику тоже добавить неидеальности (такую же индуктивность и ёмкость пририсовать как и приёмнику - корпус у передатчика есть) то будет тоже всё хреново.
Плюс ещё не известно как неидеальный источник тока будет реагировать на отражения которые к нему приходят.
Свою плату я проверял BoardSim-ом, там сигнал не сильно отличался, упрощения в приведенной модели несущественны. Или кто-нибудь хочет, чтобы я приаттачил всю борду в 70 тысяч сегментов и IBIS FPGA на 20Мбайт?

. И, самое главное, моя конфигурация уже успешно запущена на железке и сигнал на такой линии хороший, там 100Мгц SDR, LTC2217 и ECP2M50, линия 7 сантиметров.
Корпус АЦП значительно меньше по размерам, поэтому его паразитные компоненты тоже существенно меньше.
На практике источник тока реагирует на отражения нормально, он под это заточен, вероятно, к тому же там сопротивление канала mosfet должно быть выше 100 ом, он при всем желании не сможет сильно испортить сигнал.