Использую EP3C5E144C8(CycloneIII). Назначил выводы на конкретные пины, см рис.1
И в конечном итоге Quartus выдает такое сообщение:
Warning: 12 pins must meet Altera requirements for 3.3, 3.0, and 2.5-V interfaces. Refer to the device Application Note 447 (Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems).
И никак не мог понять, он или ругается, или просто предупреждает типа "просто имей ввиду"?
Но вот открыл справку по этому предупреждению(рис2), в которой говорится что я не правильно я назначил волтаж.
Вроде в an447 написано, что поддерживает 3,3 вольта.
Разъясните ситуацию
Заранее благодарю...

чем отличается warning от error вы знаете, какой тогда может быть логический вывод ? %)

Это понятно. ТОгда почему он пишет что я не удовлетворил требованиям альтеры?

покажите, где в этом сообщении, квартус пишет именно это ?

В Cause на рисунке 2

Брал распиновку отсюда И там по ихнему написано что вывод 12 назначен как DCLK. Т.е. вывод для обслуживания конфигурационного ПЗУ

2 Fynjisx
не берите дурного в голову и тяжёлого в руки А на счёт "Cause" - альтера понабирала индусов вытуренных из хилых, вот и меет
Этот варниниг - обчное дело когда хотите использовать 3В уровни на таких камнях как С3. Прочитайте внимательно апнот, спроектируйте согласно него ПП и спите спокойно

Здравствуйте! Не часто обращаюсь за помощью но видимо настал момент. Пытаюсь в проекте под Quartus 10.1 к ПЛИС EP2AGX190FF35I5 подключить DDR2
MT47H32M16HR. В память DDR от ПЛИС должен идти diff clock: DR_CK_p и DR_CK_n.
Применяю к выходным пинам (DR_CK_p и DR_CK_n) настройки Location – pin_XX и I/O Standart – Differential 1.8-V SSTL ClassI. Причем пин DR_CK_p физически подключен именно к CKp микросхемы DDR2, а пин DR_CK_n к CKn микросхемы.

ПЛИС DR_CK_p (pin_AN24) <---> CKp DDR2
ПЛИС DR_CK_n (pin_AP24) <---> CKn DDR2

Замечу что в “pin planer” пин DR_CK_p соединен с “p” контактом; а DR_CK_n c “n” контактом.

Quartus ерорит:

Error: Can't place differential I/O positive pin DR_CK_n at a differential I/O negative location AP24(PAD_149)

Error: Cannot place node DR_CK_n(n) in location AN24 because location already occupied by node DR_CK_p


Т.е. вопрос в том что квартус не понимает что у меня DR_CK_n это не positive pin.
Подскажите пожалуйста кто знает как это исправить. Большое спасибо..

Если просто удалить DR_CK_n с его назначениями из проекта то все проходит нормально.

Если удалить DR_CK_p, оставив DR_CK_n то:
Error: Can't place differential I/O positive pin DR_CK_n at a differential I/O negative location AP24(PAD_149)
Error: Can't place differential I/O negative pin DR_CK_n(n) at a differential I/O positive location AN24(PAD_151)

отрицательный сам подключается, так как квартус считает, что у вас одинарный сигнал, а стандарт дифференциальный.

Quartus II handbook 10.0

Chapter 5: I/O Management 5–19
Creating Pin Assignments With the Pin Planner

When you use the Pin Planner to assign a differential I/O standard to a single-ended
top-level pin in your design, it automatically recognizes the negative pin as part of the
differential pin pair assignment and creates the negative pin for you.

Нужно описать пару сигналов в assignment editor.

Спасибо огромное! Как всегда rtfm!