Здравствуйте, уважаемые.

Имеем несколько одинаковых плат с Kintex-7 (индастриал).
На них выведено несколько каналов GTX.

При охлаждении до -40 1 из каналов на 3х платах включается нестабильно: может включиться, а может не включиться.
Проявляется невключение в том, что входной тракт не видит приходящий сигнал.
Даже если включить внутреннюю петлю (выход на вход), все равно приемник не захватывает передаваемые данные.
CPLL лочится без проблем.

Кто сталкивался? Какая причина как решать?

всем заранее спасбо за ответыю.

Предполагаю, что если при норм. условиях такое не наблюдается, проблема в модуле реализующем синхронизацию. И вылечить это нельзя. Только подогревать кристалл до температуры гарантированной работы. Собственно этот косяк с GTX и GTP у Хилых давно и начался еще с Виртекса. Приходилось между радиатором и теплораспределителем клеить пленочный подогрев. У Альтеры таких косяков пока не наблюдал.

А вы не могли бы подробнее рассказать про этот косяк, и про какие Виртексы речь - 5 или 6? Или более ранние?

У Виртекс 4 таких портов нет. Впервые такой глюк словил на Виртекс 5. С трансиверами Виртекс 6 не работал. На Спартан 6 была проблема с jesd204 с аналогичными симптомами.
В результате, сейчас жестко пересел на Альтеру. Плюс, наша промышленность клепает аналоги именно Альтеры.

Понятно. Тоже были проблемы с 2-мя платами из нескольких десятков при -40 на Виртекс 5.

А как вы lock проверяете?

Через сигнал locked, выходящий из CPLL.

Мужики, вы меня пугаете. Какие будут ваши доказательства? Может все-таки в разводке что-то не так, или с питанием, тактом и т.п.? Мы хотели заложить для нового проекта использование трансиверов в большом количестве.

Много трансиверов-ставьте Арию. Эта ПЛИС для этого предназначена.

Спасибо, сейчас речь про эту проблему, нужен надежный старт от -40 (если честно, то даже меньше).

А если Виртекс/Кинтекс супер_мега_тепловыделяющей_прошивкой (С) разогреть на старте, а потом сбросить GTX и попробывать поднять связь?
Никто так не пробывал делать, чтоб пленочные прокладки не ставить?

Или надо бежать ИСЕ сносить - Кактус устанавливать

Зачем же сносить. Они могут вместе на одной машине уживаться ))

Что касается самой проблемы, то здесь самый верный вариант - звонить дистрибу, что продал эти микросхемы и требовать объяснений со стороны производителя. Это их работа и они должны ее выполнять.
Может оказаться, что Xilinx прекрасно знает об этой проблеме и у них есть скрытая от посторонних глаз еррата (такое и я выкладывать в общий доступ не стал бы). А раз есть еррата, то может и workaround какой-нибудь предложат.
Второй вариант - это оформление RMA и возврат микросхемы производителю. Вам вышлют табличку, куда вы запишете все данные о микрухе, партномер, датакод, сипмтомы проблемы. Дальше у себя в лаборатории они проверят этот чип. Если чип действительно проблемный - вам его должны заменить.

Когда плата, покрытая УР-231, начнёт в холодильнике сбоить - тут уже не до RMA будет
(ну окромя случая, если чип какой-нить XC7V2000T-G2FLG1925E за $39000 - то тут можно оформить)

У нас например один раз были проблемы с XC4VFX60-10FF1152C.
Крайняя партия из 10 штук - 4 штуки имели КЗ по VCCINT, 3 штуки - обрыв по выводам - от 8 до 20 выводов, используемых в нашем проекте для DDR2 "не звонились" (>10Мом) никуда - обрыв.
После тогоо как мы по всем правилам оформили RMA, с детальным описанием дефектов, мы рассчитывали получить нормальные микросхемы.
Однако выяснилось, что наш поставщик покупал их не через официальный канал поставок, а решил "спрямить" и купить напрямую, на тайване.
Этот поставщик срочно полетел в китай, и привез ещё 10 штук в кармане.
Из которых также 6 штук были с КЗ по VCCINT.
После чего мы сделали выводы о том, что это микросхемы - просто с какой-то свалки, на которой разбирают старые платы, и от-reball-енные микросхемы пытаются сплавить по сходной цене.

Итог - просранный контракт, убитые отношения с этим поставщиком м/с.

совет только один - внимательно следите за тем что, и у кого вы покупаете.

Самый надежный способ и наверное самый верные.

А вы проверяли джиттер тактового сигнала при ваших критических температурах.

Предположение: Возможно при понижении температуры появляется или увеличивается джиттер тактового сигнала и этот джиттер уже критичен для вашей ПЛИС.

С такой проблемой я сталкивался и чесали уже не плис,а генератор.

Т.е. джиттер тактового не влияет на надежность захвата CPLL, но приводит к невозможности захвата сигнала приемником?
На внутренней петле микросхема захватывает сигнал со своего же передатчика.

Кстати, мы у кого надо покупали, но привезли нам партию из той же, видимо, неведомой тайваньской свалки. Интересовавшие нас параметры были сильно хуже у всей партии.
Таков бизнес, деньги не пахнут.

Вы не так поняли.
Если у Вас пропадает lock от PLL FPGA, то тут 2 причины:
1. Параметры PLL заданы верно, а тактовый генератор начинает шуметь при низких температурах (джиттер у тактового сигнала большой -> поэтому PLL не может захватить)
2. Параметры PLL не верные и шумит тактовый генератор при низких температурах.
Либо по отдельности...

Что делать?!
1. Проверить настройки PLL (погрузиться со словарем в доку от производителя ПЛИС и найти эту заветную допустимую цифру джиттера, она там должна быть!!!!!)
2. Взять доку на генератор и посмотреть на его джиттер во всем требуемом диапазоне.
3. Написать на листочке бумаги эти две цифры и сравнить их. Если джиттер генератора меньше максимального джиттера ПЛИС, то все хорошо.
4. Смотрите топологию платы и пытаетесь убедиться в том, что трассировка выполнена верно и оптимально.
5. Если к этому времени проблема не ушла, тогда берёте осциллограф и пытаетесь измерить джиттер генератора во всем требуемом температурном диапазоне.
6. Если проблема не ушла, тогда увольняетесь

Это Вы не так поняли.
Lock не пропадает. Пропадает захват приемного сигнала при включении и загрузке из флеш-памяти.

Аналогичные симптомы. Из-за срыва синхронизации не принимались правильные последовательности целиком, хотя PLL была уверена, что все ОК. Ставили внешний генератор на опору передающей ПЛИС вне морозилки, думали - а вдруг он косячит. Нет, косяк внутри ПЛИС с PLL генератором. PLL это ГУН с ФАПЧ и на минусе петля ФАПЧ, по всем симптомам, разваливается. Стоит чуть прогреть кристалл и данные начинаю приходить.

Может питание? Или параметры пассива уплывали недопустимо? На конденсаторах не экономики? Было ли обращение к представителям Xilinx?

Вот у буржуинов на морозе проблемы тоже:
https://forums.xilinx.com/xlnx/board/crawl_...essage.id=14515

закончилось пока всё ничем: "ставьте Виваду - там GT аттрибуты лучше" - но попкорн ещё остался.

З.Ы. а может это местные специалисты туда запостили, хз.

А как Вы контролируете Ваш lock?????? Так и не ответили

Только у всех буржуинских плат не работает только GTX_X0Y2, что несколько подозрительно. Может таки питание/нагрузка на банк?

-

Ну например, так.

Делаете проект с IBERT.
Подключаетесь к IBERT в Chipscope.
Ставите там внутреннюю петлю на порт, оно показывает или что-то типа "link 3.125 Gbps" или "no link".

P.S. Многовато эмоций от Вас, не? То начинаете учить меня читать даташиты, то по 2 раза один и тот же вопрос, то куча вопросительных знаков.

Взаимно. Желаю Вам так и продолжать

P.S. Надумывайте вы много. Все хорошо. Не переживайте, мне все равно на Вас и Ваши дела.

Koluchiy
Кстати, какой версией ПО пользуетесь. Если чипоскоп, то наверное ISE. Может Vivado попробовать, как на форуме хилых советуют? Или просто атрибуты перенести из Вивадовской версии в ваш проект?

Ага, сейчас этим занимаюсь.
Но, честно говоря, не слишком в эту версию верю.