Цитата(DmitryR @ Dec 30 2015, 18:17)

Я опять не понял, в чём вы видите проблему завести на ПЛИС 160 проводов?
Как минимум у меня возникает вопрос есть ли ПЛИСина с таким количеством ножек. С другой стороны я не смотрел все возможные ПЛИС и возможно что-то да упустил.
Цитата(Corner @ Dec 30 2015, 19:01)

Самая задача для ПЛИС. Никакими контрллерами такой трафик не пережевать. Объемная плисина все еще и в реальном времени посчитает. А если не хватает дифф. пар можно поставить преобразователи из lvds в cmos. Хотя Ария по идее должна хавать столько lvds пар.
Спасибо, учтём. Правда сейчас работаем под Cyclone 5)
Цитата(Maverick @ Dec 30 2015, 19:15)

так надо знать что за дигатели там используются

или какую-то доп инфу нужно для помощи
Эта загадка даже для меня т.к. заказчик сам не решил что именно использовать.
Цитата(Leka @ Dec 30 2015, 19:22)

Непосредственно выводить HDMI, 4 пары проводов. На Марсоходе, например, есть проект на МАХ10.
Спасибо! Вот то что действительно поможет на отображение.
Цитата(AlexandrY @ Dec 30 2015, 19:32)

Забавно, однако.
Как одно из замечательных свойств ПЛИС всегда не забывают упомянуть о некоей их гибкости.
А тут оказывается надо знать наперед двигатели, да еще какую-то доп инфу.
А чё, гибкости ПЛИС уже не хватает?

Кирпичами в огород начинаем бросаться?)
Цитата(DmitryR @ Dec 31 2015, 09:34)

Да что там Ария. Даже если все эти 80 пар LVDS - Cyclone V даже SoC (у которого очень много пинов зарезервировано исключительно под HPS) в корпусе 896 имеет по 72 пары на вход и на выход. То есть почти с двукратным запасом. А если между процессором и FPGA мегаскоростной канал не нужен - можно обойтись заметно более мелким корпусом, а рядом поставить модулёк с Sitara. Что во всех отношениях, кроме габаритов платы, проще.
Вот оно что, я не тот корпус мотрю и не могу догнать где просчитался. Спасибо за подсказку. У нас просто стоит 5CSXFC6D6F31C6N
________________________________________________________________________________
Всем огромное спасибо за ответы и с наступающим Новым 2016 Годом!