А как же- дальше о них, с наложением слоев.

В общем-то так и есть, есть небольшие позитивные изменения только на топе.

Не являюсь таковым Так, псб-крестьянин.

А какой смысл имеет пустое пространство на тех слоях? Вам Uree правильно говорит про питание- кроме того, там можно сделать хоть какое то подобие референсных плейнов (которых у вас нет)да еще и хороший баланс меди.

Дык, не зря же говорят о том, что критические трассы и хайспиды не надо оставлять на потом, а хотя бы сделать хороший препланинг- т.е отвести под них место с учетом выравнивания. Вы небось мучаетесь потому что сделали иначе

А зачем скруглять? Вам достаточно выполнить 3 условия:
- хорошие опорные слои без разрывов
- вменяемые зазоры между хайспидами и нормальная геометрия меандров
- хороший подвод питания и земли, благо без PI нет SI
На данный момент можно сказать что условия не выполнены: меандры какие были такие и остались, подвод питания это нечто- поражает мясо под процессором, подключение кучи ног через одно переходное, ботлнеки и разрывы в полигонах.




Короче говоря, все это не то- создается впечатление, что Вы сперва кое как раскидали все что НЕ относится к памяти, а потом уже в конце взялись за нее с предсказуемым результатом. Хочу особо отметить- не нужно обходить вниманием полигоны и их качество.

До какого момента я надеялся обойтись как в рефдизайне - в 6-ти слоях. Но уже в середине процесса понял что идея безнадежна. Поэтому 4-ый питанием а 5-ый землей я заполню. Разрывов с учетом этих слоев не будет.

Какое красивое слово - препланинг... На этапе рисования схемы о том как и что в какую сторону из под процессора "ляжет" угадать невозможно. По крайней мере в моем мозгу не сложилось. На том этапе с назначением выводом процессора разобраться бы. У него каждый GPIO имеет в среднем от 5 до 7 назначений. Не знаю как у других а у нас большой успех если на первой ревизии весь функционал проверить получится. У меня все пины общего назначения через 0-Ом резисторы 0402 размера в схему выходят. Их в схеме 151 штука. Нормальный такой прототип родился... Все еще усложняется тем что я имею внешний вид изделия с расположением разъемов "наружу". Двигать их крайне нежелательно. Если выбор стоит между перестановкой разъемов и еще парой слоев в плате, то безусловно - добавляем слои. Это максимум доллар - полтора к цене доски. Переделка документации, монтажных схем оборудования и пр. стоят пятизначных сумм в рублях..

За память я взялся очень ограниченно - только за длины и задержки. Спасибо добрым людям, CES с этим сейчас проблем нет.

Полигонами я сейчас займусь. Претензии к геометрии меандров тоже понятны (это самое сложное,потому что уже мудохался), но еще раз попробую.

Вопрос по поводу "мяса" под процессором. По центру действительно сидят все 5 питаний и земля. На рефдизайне это сделано без термалбарьеров - сплошной заливкой. Монтажники к такой заливке относятся без восторга - шары к такому полигону прилипают плохо - большой отход тепла. я еще их поспрашаю про это. Ваше мнение интересует - делать сплошные полигоны без термалбарьеров?

Перед тем как комментировать хочу просто лишний раз напомнить известный факт- референс/евалборд это совсем не тоже самое что и реальный прибор в релизе. То что "прокатывало" в евалке может дать немало проблем целевом приборе. А теперь собственно комментарии:

Будет Вы данным действием уже в рамках здравой логики лечите пустое пространство а не разрывы, притом в одном месте. А разрывы(void crossing) у вас много где.

Все гораздо проще- ничего не надо в голове прикидывать, вы просто изначально все ставьте так чтобы ratsnest шли максимально прямо а не через ж, причем так чтобы лично вам в первую очередь было понятно(качественно) как оно будет ложиться. После соответственно прикидываете по полигонам земли и питания.

Тут я ничего прокомментировать не могу- цели ваших hardware engineer-ов мне неизвестны. В то же самое время, GPIO как таковые не видятся источником проблем ни с какой стороны.

Ну не то чтобы прямо так мало, доллар или два- однако речь не о том: в принципе можно понять проблемы при разводке такого процессора на 6 слоях- много вещей должны к такому располагать. Но при 8 слоях это уже задача ниже среднего по сложности, тем более при таких то нормах. Повторюсь, первое впечатление:сделали ключевые ошибки на старте- компоновке и препланинге.

Разреженная матрица собственно делается для того, чтобы даже при таком шаге можно было без проблем вывести си сигналы и питание на минимальном количестве слоев без особых проблем. Разумеется есть дизайны которые нивелируют преимущества такой матрицы, но это опять отсылает к стадии планирования. Говоря же именно о вашем случае, если повторять референс, то именно так как там сделано, т.е. без термобарьеров, в силу предельно низкого количества точек подключения на землю, притом неравномерно распределенных. Но на вашем месте я бы перебрал дизайн, и просто добавил переходных на землю- с термобарьерами, как просит ваше монтажное производство.

Сам референс в данном случае пример мимо кассы- там HDI, а у вас нет. Там очень много точек соединения с землей.

Исключительно вопрос возможностей конкретного сборщика.

В любом случае за критику спасибо. Как говорится - я еще вернусь. Праздники длинные...

Не за что Ну и отдельным замечанием - я очень сильно сомневаюсь что с такой землей у вас вообще запустится процессор: тут количество переходных нужно поднять минимум раза так в два, что соответственно повлияет и на разводку и на компоновку. Короче говоря, работы у вас немало

Угу, и породили столько же, или раза в полтора больше лишних переходных, трасс. Зажали себя, лишили места на pCB и прочая, прочая. Вы что все их будете ставить отключать? В прототипе они что, все были?

Ну уж так то на ночь не обижайте.. .. Под процессором всего 3 0 резистора! Остальные снаружи. Под процом в основном конденсаторы выстроились, поэтому количество VIA там не прибавилось. Но за идею спасибо. Ща я и этих оттуда выгоню....

Сейчас для интереса открыл гербера STARTERKITа на этот камень. Он кстати оказался 8-ми слойным. Я до этого INDUSTRIAL KIT разглядывал тот на 6 слоев был. Это было непросто но я всетаки посчитал количество земляных VIA. Там их 35. У меня 28. Есть куда стремиться...

Речь исключительно про область в центре бга.

Попытка Х+1.
На серой картинке земляные отверстия подсвечены...

Ну как сказать- по сути вы просто добавили новые разрывы, в других местах .



Опорных слоев у вас кроме L2 по- прежнему нет, меандры те же. Касаемо переходных на землю в центре бга: даже для самого процессора этого мало- а у вас в отличие от того же референса через эти же отверстия заземляются конденсаторы на обратной стороне.

С разрывами понятно - до таких мелочей я еще не дошел.

Кроме опорной земли L2 появился слой L4 (который фиолэтовый). Что с ним не так? Или его поменять местами с L7 (темнозеленым) - ближе к BOTу

По поводу отверстий - на референсе точно также сделано! Через те же отверстия выводы конденсаторов подключены! Только кондеров там поменьше напихано. У меня эта борда живьем есть - я ее фото сделать могу во вторник. На референсе по центру BGA в BOTе земляной полигон также без термал барьеров - это я исправлю.

Пошел работать над ошибками...

Так это не мелочь- для хайспидов один из ключевых моментов.

C L4 все ок, по невнимательности не вписал его в пост, извините.

На референсе с обратной стороны полигон заземления с конденсаторами подключен через несравнимо большее количество переходных- посмотрите внимательно еще раз.