Вот в процессе работы возникли вопросы... Если кто ответит, буду благодарен :-)

1) В многослойной ПП, особенно под BGA, можно ли использовать переходные отверстия без ободков (как они там правильно называются) на внутренних слоях?

2) Кто разводит платы под BGA, какие параметры проводников/переходных отверстий РЕАЛЬНО используете? для шагов 1,27 и 1 мм (проводник, зазор, переходное отверстие, ободок) и где эти платы делаете?

3) Можно ли при монтаже BGA использовать платы с нанесенным припоем, или же только с иммерсионным золотом? И если кто ставит на припой, то какая дальше технология пайки? (у нас наносят жидкую пасту и дальше пекут в печке)

4) Как и где ПРАВИЛЬНО использовать термальные соединения (с via, pad), в смысле для чего они и на каких слоях их нужно использовать, а также какие параметры (зазор, толщинамостиков)?

Уффф.... Вот пока и всё, заранее благодарен за ответы!

1) Если речь идёт о микропереходных, то будьте осторожны, технология новая и не все производители их делают.
2) Под BGA лучше смотреть инфо на микросхему, там есть рекомендуемые параметры (например virtex user guide с xilinx.com). 8-ми слойки делали в Германии, у нас не нашли.
3) С покрытием лучше обратиться к производителям, кто BGA давно паяет, это сложное дело, даже у них встречаются дефекты с непропаянными контактами. Наши платы паяли в Германии, припой наносили на плату сначала, а как дальше - секрет фирмы.

По п. 4)
Термальные соединения используются для пропаиваемых КП и via на соединениях с полигонами - без них при пайке тепло будет рассеиваться по всему массиву полигона.
Зазор 0.25 - 0.4 мм, по 4 мостика 0.3 - 0.5 мм

этот вопрос лучше уточнить у изготовителя п.п. , но нам делают такие via
(не микро-переходы , а сквозные via), - на тех внутренних слоях, где отсутствует соединение с проводником - к.п. отсутствует.

Для таких via в PCADe задаю значение Dкп равным диаметру отверстия для DRC (только на слоях где нет контакта с проводником).

По п.3 У нас используются покрытия GOLD и HAL, по BGA. различий в технологии монтажа нет. HAL должен быть качественным - т.е. без бугров.

На плату через трафарет наносится припойная паста, потом на место BGA наносится флюс- паста (IF8300). Потом устанавливаем компоненты и в печь.

По части остальных вопросов по BGA посмотри стандарт IPC-7095

В смысле пропаиваемых? Подавляющее большинство КП вроде как паяются, правда они почти все (у меня) SMD. Наверное имеется ввиду КП для установки диповских М/С? И VIA мы не пропаиваем...

Правильно я понял, что термальные соединения нужны только для таких элементов, как например М/С в DIP корпусе или там линеек (разъемов), причем только для тех выводов, которые соединяются с большими полигонами или с широкими трассами? И для VIA, если я их пропаивать не собираюсь, термальные соединения не нужны?

А флюс с пастой это ничего? Никаких реакций не возникает? :-) Спецы, отзовитесь! Особенно интересует PS-Electro.. Как у вас, HAL без бугров?

А можно узнать на приведенном рисунке размеры :
диаметр отверстия VIA
диаметр площадки VIA
зазор маска площадка
ширина проводника отвода

via 0.8/0.4 мм (площадка/сверло)
маска-площадка - 0.075 мм
проводник - 0.15 мм
зазор проводни/площадка(проводник) - 0.17 мм

Вот здесь есть полезная статья о разводке под BGA:

http://www.eltm.ru/store/EDA_Expert/EDA_Expert_2_48-51.pdf

И на внутреннем слое тоже?

На внутреннем слое:
проводник - 150 мкм
зазоры - 200 мкм

Уточняю: Паста наносится на площадки SMD компонентов, а флюс на площадки BGA. Они друг с другом не контачат.

Термальные соединения для Via не нужны. Термальные соединения необходимы только в том случае если в эти отверстия идет монтаж (демонтаж).

to GKI
Прошу прощения, что сразу не задал вопрос
Диаметр сверла 0.4 для Via означает , что диаметр
финишного отверстия в проекте я должен заложить
0.3, а вы поставите сверло 0.4, правильно ?
Интересует минимальный поясок маски между двумя
близко расположенными площадками, какова его
минимальная ширина допускается ?

Зачем Вам что-то задавать? -- так и ставьте 0.4 для via. Не думаю, что Вас будет сильно волновать, сколько там в итоге получилось. Всё равно ведь via, как правило, закрывают зелёнкой.

Минимальная ширина элемента рисунка паяльноя маски -- 150 мкм.

Еще раз прошу прощения за вопрос, что закладывать в проект
диаметр отверстия или диаметр сверла?
Поясню, отверстие после металлизации изменяется в меньшую
сторону, и если скажем, я задам диаметр 0.4, умная голова на
производстве решит соблюсти все правила и задаст сверло 0.5,
чего мне точно не нужно. А если я с учетом этой головы заложу
в проект отверстие 0.3 - Вы мне скажете мы такие диаметры не
поддерживаем. Так как работает PS Electro ?

То есть, исходя из картинки, можно сказать, что для вывода проводников из-под BGA начиная с третьего ряда, во внутренних слоях via могут иметь например следующую конфигурацию:
top_______******
in1_________**
in2_________**
in3_______******
in4_________**
bot_______******
И вы так можете сделать?

По-умолчанию мы работаем с диаметром сверла, особенно если в присланном проекте они чётко укладываются в наш ряд. Постоянные клиенты к этому привыкли и как правило разноглагласий не возникает.

Если же проект пришёл с произвольным набором диаметров отверстий, не укладывающиеся в наш ряд, то мы считаем, что это должны быть диаметры отверстий после металлизации. Либо заказчик специально оговаривает, что у него в проекте заложены диаметры отверстий. Однако надо иметь ввиду, что даже закладывая диаметры отверстий Вы всё равно их получите с допуском:
для отверстий до 1.0 мм -- +0, -0.13
для отверстий свыше 1.0 мм -- +0.05, -0.18

Насчет пасты: И под пастой и под флюсом лежит HAL? Вот что меня интересует...

Насчет via: Точно?

Послойно плата, фотография которой была представлена чуть выше, выглядит вот так:

Эти картинки противоречат минимально допустимым размерам, которые вы озвучиваете! Или это плата не вашего производства? Или это опытный образец?

Чем противоречат?
Обыкновенный серийный заказ...

Плата -- вот, передо мной на столе валяется; картинки из файлов, которые в архиве хранятся, показаны...

В чём сомнения-то?

To GKI:
To VVVVV:
Обобщая опыт собственной работы на подготовке производства и опыт общения с разными изготовителями :
для исключения различного толкования - что же в проекте - диаметр отверстия или сверла ? - в проекте разработчику надо указывать диаметр отверстия на готовой плате после металлизации и оплавления ! (желательно с указанием допусков, если не укажете - имейте в виду, что по ГОСТу допуск на металлизированные отверстия в ПП минусовой ! Как я помню, на отверстия меньше 1.0 мм допуск - минус 0.13 мм !!! GKI меня поправит, если я ошиблась)

Я обычно в сопроводиловке пишу такую фразу:
< в таблице (или в файле) указаны диаметры отверстий на готовой плате после металлизации и оплавления. Допуска на отверстия +/- 0.05 мм >

А сколько должна добавить подготовка производства на усадку отверстия, металлизацию и оплавление - это разработчика заботить не должно, на каждом производстве свои технологические нормы и заставлять разработчика перерабатывать каждый раз проект под конкретного изготовителя - это ж как надо разработчиков не любить !!!
8-))

И под пастой и под флюсом HAL ! Но если хотите делайте GOLD - у буржуев цена одинаковая, у наших - не знаю.

По Via - точно, если в них не планируется монтаж.

шаг шариков 1,27 надо понимать?

отверстия вы делаете 0,4мм, с ободком 0,2мм, получается 0,8 мм...
1,27-0,8=0,47мм , на внутреннем слое вы делаете проводник 0,15 зазор 0,2
0,2+0,2+0,15=0,55 , что не равно 0,47... конечно совсем мало, но просто не стыкуется...
Ну ладно, sorry за приставания, я уяснил, что вы это можете и это хорошо!
Еще бы с золотом проглубить, так вообще идеально было бы! А то рисковать что-то не хочется м/с-ой за 400USD...

Да. Это BGA 1.27. Я не совсем понял как Вы считали, но это выглядит вот так, в одном из внутренних слоёв (плата всё та же, что и предыдущих примерах )
Нажмите для просмотра прикрепленного файла



А почему Вам непременно надо паять на золото?
Во-первых, паять надо на "свежее" золото, т.к. при хранении происходит миграция меди сквозь пленку золота (0.1 мкм), что приводит к ухудшению паяемости.
Во-вторых, если Вы будете заказыват монтаж там же где и изготовление плат, что надо просто на месте решить, что им удобнее.
В-третьих, при монтаже наносится паяльная паста, которая сглаживает все неровности халки (HAL, горячего лужения). Если эти неровности больше допустимых, то монтажники просто-напросто забракуют плату на входном контроле.

to GKI
Здравствуйте.
Что используют в качестве флюса, когда контактные площадки обработанны золотом?

to GKI - спасибо за редакцию сообщения. Действительно зацепил лишнее.

Паста действительно сгладит неровности HAL, но при этом нанесется не то кол-во пасты. Но и это не сильно страшно. Когда я говорил о не повностях, подразумевалось (исходные данные), что на плате есть BGA. А для нее неровности - это труба. Там пасту обычно не наносят.

rifch
Пока не знаю. Доберусь до монтажников -- спрошу у них...

Обычно пасту наносят через трафарет, поэтому не то количество нанести просто невозможно.




Как это не наносят? Странно, а наши монтажники с пастой паяют. Они, наверное, не в курсе дела.

Если они разрешат, то я попробую сфотографировать этот процесс. Может кому интересно будет.

1. Когда бугорок, то площадка в трафарете заполнена этим бугорком (трафарет толщиной 0.15 мм) и паста попадает только на края. Поэтому количество пасты плавает, но этот бугорок тоже поучаствует в пайке, т.к. нормальная паста имеет соотношение 90 (а то и больше) к 10. При хорошем флюсе (который находится в пасте) это не очень страшно.

2. имелось в виду, что паста не наносится на площадки BGA. В BGA роль пасты выполняют шарики, которые плавятся и этим достигается нормирование. Если найдете рекомендации, что BGA (Altera, Philips - мы их применяем) рекомендуют паять при помощи паяльной пасты, то поделитесь. Я один раз встречал эту рекомендацию, но только в тестах на паяемость. Если в этом вопросе есть разные мнения специалистов, то прийдется задать этот вопрос на буржуйском форуме - они дольше с этим работают.

Не прав я в своей категоричности по поводу применения флюса или пасты при пайке BGA. Буржуи используют оба варианта. У каждого свои прелести. Кому интересно можете прочитать на их форуме - http://www.smtnet.com//forums/index.cfm?fu...0&#Message31200

не могли бы Вы, Константин, сказать, в каком пакете и режиме трассировалась эта плата, прежде всего интересует , КАК ДЕЛАЛИСЬ СТРИНГЕРЫ - вручную или атоматом?

>>Послойно плата, фотография которой была представлена чуть выше, выглядит вот так:
>>...

Вопрос, может, не по теме. Плата получилась несимметричная по толщине - Plane во 2 и 3 слоях из 6. Не поведет ее при пайке? Я бы перенес слой 3 на место 5...

Плата имеет право быть несимметричной, если количество меди на слоях отличается не более чем на 25% и диэлектрик одинакового типа и близкой толщины.