Как разобраться в проектной иерархии? Во вкладке Design Hierarchy есть общая ветка Default Configuration. Она разветвляется на проекты, которые могут быть иерархическими. И в зависимости от выбранного аттрибута Set As Root, компиллируется тот или иной проект и при аннотации в PCB именно он оказывается в разводчике. Так зачем нужно еще несколько проектов (например, TOP, unsaved_design_top) в уже созданном проекте? Как эти проекты связаны между собой? И почему в File Manager файлы схем всех проектов, входящих в ветку Default Configuration свалены в одну кучу?

Конфигурации придумали, чтобы не нужно было делать новые проекты под разные цели. Например конфигурация PCB подразумевает, что примитивами являются компоненты платы, конфигурация под аналоговое моделирование примитивы аналогового моделирования (т.е. как правило более подробное описание чем в PCB), для HDL моделирования наоборот может быть более абстрактное представление и т.д. В разных конфигурациях может быть и разная иерархия, разный корень.
Файлы могут лежать даже на других компьютерах в сети. Например один проект делают двое схемотехников, тогда делаем конфигурацию в которой подключаем одну из подсхем с сылкой по сети. Если сосед сделал какие-либо изменения мы сразу это увидим - без копирования информации с места на место.

Есть возможность ставить несколько элементов (например, кондеров) на одом месте для компактности?

А зачем их ставить. Разместите один и задайте атрибут Vector Width = N, где N - количество конденсаторов. Позиционные обозначения после упаковки можно указать в формате С1-С111.

Спасибо большое за ответ! Попробую. А где именно указывать позиционные обозначения после упаковки?

В процессе упаковки упаковщик сам расставит позиционные обозначения ("от балды"), и Вы их увидете в Instance режиме также как и любой другой атрибут Refdes. Например Packager после упаковки заполнит Refdes у конденсатора C1,C12-C13, а Вы можете изменить это значение в удобный для Вас вид C1-C12 (естественно при такой правке "ручками" необходимо следить, чтобы Redfes не пересекались)

Понятно. А вот как изменить другие аттрибуты у этого элемента в схематике? Допустим я размножил элемент без Part Name в несколько с помощьяю вектора. Естественно, упаковщик сигнализирует об ошибке, когда не находит этого аттрибута, но по щелчку мыши выбирается лишь один элемент (видимо, верхний) из всего массива. И вообще есть ли в схематике какой-нибудь вьюер наподобие SCH LIST у ALTIUM? Так, чтобы видеть сразу все элементы и сразу все их аттрибуты, как в IOD для пинов и цепей.

Графического массива нет - символ один. Количество дается на уровне атрибута компонента. И система не превращает символ в 10 графических компонентов. Эта информация воспринимается в логической базе данных проекта.
Соглашусь, что было бы удобным иметь окно структуры проекта (компонентов, цепей и т.д.), но к сожалению такого окна нет и скорее всего не будет (так как базовым средством создания схем в настоящее время является DxDesigner (в нем такой навигатор по проекту есть) и развития DC в части новых функций не будет)

Но почему же тогда упаковщик ругается на отсутствие Part Number? Что-то становится непонятно...

Чтобы можно было упаковать нужен Part_Number (или Part_Name). У всех компонентов в массиве будет одинаковый Part_Number.

Создал символ питания по образу и подобию работающего символа GND, который был уже в библиотеке, но упаковщик не хочет его упаковывать. И причем тут вообще все приставки Part в отчете, если это просто символ?


ERROR Block Sch Page 2, Symbol XCMP289: No part data.
No Part Number, Part Name, nor Part Label has been entered.
Please enter some data to enable packaging.

А тип символа то изменили в "Positive tap"? Скопировали бы GND и изменили графику и атрибут Net Name. Упаковщик же должен знать, что этот символ не учавствует в дальнейшем физическом проектировании. В Вашем случае он и обрабатывает данные символа, считая, что это компонент, поэтому и просит указать необходимые атрибуты.

Спасибо большое, все получилось!
Возникла еще парочка вопросов:
1) Где определяются шрифты по умолчанию, их высота, наклон и т.д. Например, когда я присваиваю цепям имена, шрифт слишком большой и приходится все это потом изменять. Глобальное назначение через Tools-Options-Text немного неудобно.
2) При изменении Lable в ЦБ никак не изменяется Part Lable этого элемента в схематике. Уже и деталь пробовал обновлять и символ, ничего не помагает.

Library Manager - Property Definition Editor

Lable - это Label, надо полагать? Странно, у меня изменяется. А дверцей хлопали DC закрывали-открывали после внесения изменений в библиотеку? А проект ссылается на ту библиотеку? А при Replace Devices галка Include PDB data включена? А галка Only if selected ...

Спасибо, все получилось! Даже не знаю, почему не получалось... У ментора почему-то возникают проблеммы на ровном месте. То их нет, то вдруг раз и вот она.

Я тоже раньше так думал А сейчас вижу - в подавляющем большинстве моих проблем виноват я сам. За исключением откровенных багов. Дело в том, что система сложна и строга. Там много что от многого чего зависит. И не всегда это хорошо документировано. В нестрогих и простых системах таких проблем не возникает, и поэтому DC/DV-Expedition Flow вызывает ощущение недружелюбного отношения к начинающему пользователю. Однако по мере накопления опыта это ощущение исчезает. А работать в строгой системе гораздо удобнее(имхо).
ЗЫ: В каком полку слу... с какого када переходите на Expedition?

Сначала, как и все, P-CAD, потом Protel, потом Altium DXP

Есть ли возможность соединения резинок не от пина к пину в DC, а от края уже разведенной дорожки к пину?

Непонятно причем здесь разведенная дорожка и DC?
В ExpeditionPCB - Display_Control>Layer>Netlines_&Classlines>Netlines_From_Traces

Спасибо за ответ) Конечно же EPCB!!! Новый год не прошел без последствий:-)

Не могу справиться с проблемой. После присвоения нескольких сигналов в IOD создал новый компонент. Обновил схему (даже удалял и снова вставлял компоненты). Обновления появились, но упаковываться она не хочет.


PDB ERROR: The mapping of gates in the Component section
resulted in a gate composed completely of common pins.
That is, all of its pin numbers were found more than once
in the Component section. Such a gate is superfluous and
illegal and must be removed by correcting the Parts DataBase
on part number 4vsx35.
If a Parts DataBase other than the local one is corrected,
please be sure to run Packager in the overwrite mode or
Forward Annotation in the 'Replace Local Parts' mode. Otherwise, be
sure not to use these modes or the corrections will be lost.

ERROR: Bad data for Part Number: 4vsx35 in the
Parts DataBase for symbols with Part Name: ARGON_CFO_TOP_top and Part Label: (null).
The relevant symbols are:

1 packaging error has been found.
For those errors that only involve the application of wrong
pin numbers, either repackage the schematic by hand or
simply remove at least one pin number per reference designator
to enable automatic packaging when you run this
procedure again.



Testing of Packaging is being terminated with 1 errors and 0 warnings.
Design has NOT been packaged.

There have been 1 errors.

Ну что же ему (ментору) надо? Почему при упаковке он выдает это сообщение? Уже что только не делал, все то же...

Он вам ясно указал, что в двух вентилях (символах) присутствует пин с одинаковым номером, что недопустимо. Номер пина в отчете тоже отображен (у вас показана только часть отчета, без него). Проверьте символы в IOD. Или перегенерите их там, если лень искать.
Нельзя иметь в PDB два пина с разными именами, но одинаковым номером в разных вентилях. Если пин является общим для двух вентилей, то и имя и номер должны совпадать.
Проблема в ВАШЕЙ последовательной модификации символов в IOD, софт здесь не причем.

Спасибо)

Все делал как обычно. Присвоил в IOD сигналам новые номера ножек, визардом создал новые символы, в Library Manager удалил всю информацию о компоненте, затем Generate -- Schematic and Symbols, через Library Sevice импортировал новые символы, затем Replace Device в DC/DV, по очереди Replace каждый символ. Короче, накатанная дорога и казалось бы ошибки уже быть не может, однако упаковщику не понравилось что-то с пином AC17 (Pin AC17 is a common pin, but it is mapped to gate ARGON_pcb_gate_). Что значит пин простой, а рамечен в гейт такой-то?... Что не так сделал?




Checking for value differences between non-null symbol properties and PartsDB properties,
but only for those properties checked off in the Property Definition Editor

Checking the validity of the packaging of prepackaged schematic
symbols. Only the first error in symbols having the same
Reference Designator will be reported.

INTERNAL S/W ERROR: Pin AC17 is a common pin, but it is mapped to gate ARGON_pcb_gate_,
pin swap id P2 which is not marked as a common pin
on part number 4vsx35.
If a Parts DataBase other than the local one is corrected,
please be sure to run Packager in the overwrite mode or
Forward Annotation in the 'Replace Local Parts' mode. Otherwise, be
sure not to use these modes or the corrections will be lost.

Тупо-глупо присвоил цепь этой ножке. Упаковщик упаковал (явные косяки), но вот теперь при прямой аннотации в EPCB вообще пишет о несоответствии количества ножек... Но как это может быть?


WARNING: Unable to update the cell 'ff668' in the Library Manager.
Pin count in cell (668) is different than in the referencing part (667).

The following parts containing (667) pins reference this cell:

PartsDB.pdb/4vsx35


WARNING: Unable to add cell ff668 to library E:\CFO\PCB\Work\Layout_Temp\Design.llm

The Common DataBase has been read and will be packaged.
Clustering 78 Symbols:
78 ***************************
50 **************************************************
Clustering is Complete

Packager Assignments successfully completed



336 nets were found containing 955 pins
71 components were found

PDB Warning: Cell ff668 has an alphanumeric
pin number of AD16 which is not valid for use with the part.
Top Cell with cell name ff668 will not be used for Part
Number 4vsx35. When cell problems have been fixed, please
run DataBase Load if you wish to make use of this cell.

After augmentation of supply pins, there are 328 nets where 4 nets have only one pin:
INFO Block Sch Page 1, Pin CLK_REF on Symbol XCMP347: Single pin on net CLK_REF.
INFO Block Sch Page 1, Pin INT_PROG on Symbol XCMP326: Single pin on net INT_PROG.
INFO Block Sch Page 1, Pin B on Symbol XCMP307: Single pin on net M_CI_1.
INFO Block Sch Page 1, Pin B on Symbol XCMP305: Single pin on net M_KI_1.

ERROR: Cell ff668 has 668 unique Alphanumeric Pin Numbers while
Part Number 4vsx35 has 667.

1 Pin application errors found as noted above.

DataBase Load is being terminated with 1 errors and 3 warnings.
Logic Data has NOT been Compiled.

Мне отсюда не видно, что и как вы сделали, но судя по тому как ругается Exp, у вас в PDB в таблице соответствия прописаны 667 пинов, а в CELL их 668 - куда прикажите Exp-у привязывать один из пинов?

Это я и сам понял, что их 667. Вот только куда еще один пин дел IOD при создании детали... Все делал стандартным способом (описал выше). Зашел в полный тупик... наполовину разведеный проек просто напросто остановился из-за невозможности прямой аннотации в EPCB. Что делать? Как его оживить? Подскажите...

Проект давайте, для гадания у меня нет времени.

Долго разбирался и справился))) Оказалось, что в IOD для неиспользуемых двух пинов диффпары Были разные типы пинов (IO и DIFF). Исправил, все заработало! Все равно спасибо!

Неужели нельзя нормально распечатать схему? разделить на несколько листов так, как захочется, включить предпросмотр... Все настолько упрощено, что нельзя сделать практически ничего...
Получается, что схему можно посмотреть только на моем компьютере. При просмотре на другом, меняются шрифты и перескакивают обозначения. И как можно перенести настройки на другой комп? Кто-нибудь знает?

HELP

Сталкивался с подобной проблемой, нашел следующий выход - для передачи на распечатку делал пдф (проф акробатом)... для того, чтобы шрифты нормально смотрелись - выставлял все трутайпом (тайм нью роман цир) он установлен на всех виндах, да и при переносе в линукс с подключением шрифта не будет проблем. Шрифт изменял в ЦБ

1. Спасибо) А PDF стандартными средствами делается? И при масштабировании хорошее качество получается?
И еще:
2. Не могу найти, как можно сделать NetList. Необходимо в виде: RefDes - PinNumber - PinName.

tools->Other Utilites->Connections

А далее выбирается тип файла, какой-то из них соответствует приведенному Вами формату (какой точно, не помню...)

То timon_by: и все-таки можно поподробнее на PDF остановиться? Очень интересно! Спасибо!

Как я упоминал выше, стандартными средствами генерации PDF я не пользуюсь. Печатаю файл в принтере акробата в файл, если необходимо подкорректировать размер - растягиваю/сжимаю до нужного размера, сохраняю в файл. Печатаю PDF на плоттере. Результат - от нормоконтролеров претензий по оформлению не поступало (рипперы провели как стандарт предприятия).

???

Существукт инструмент Delete End Point Handle для удаления точек излома с контура полигона. А есть противоположный ему Add Point. Или количество точек в ломаной фигуре не может быть больше изначально определенного количества? Если нет, то это очень неудобно. Множество раз нуждался в такой функции. Приходилось перерисовывать полигоны заново.

Щелкните два раза по центральной точке излома на линии между соседними вершинами полигона, линии и т.д. Добавятся еще две точки излома (по центру между двумя отрезками)

Огромное спасибо))) А я мучился...

Простите, а зачем полигоны в Design Capture? Исключительно для общего развития спрашиваю.

Не в ту тему случайно написал)))

И все-таки, люди! Есть у кого-нибудь RefDes Renumber????
Смотрю на свою схему и прибываю в страшном шоке по поводу перенумеровывания кондеров вручную...
Поделитесь софтинкой!!!

Схемы конвертируются в DXF?

http://megratec.ru/data/ftp/exp_movie/new/DC-to-AutoCAD.avi

Можно ли скопировать и вставить символ на схеме таким образом, чтобы остались имена цепей над соединительными линиями?

Project>Settings, закладка Labels, опция Unigue Label on Copy. Если галочка отмечена, то при копировании будут создаваться уникальные имена цепей, если нет, то имена сохраняются.
Прошу прощения это в Dx, а в DC - Tools>Option, закладка Settings, настройка Copy Net Names with wires.

Спасибо)

При копировании в AutoCad не сохраняется масштаб. Причем при разных увеличениях текущего рабочего пространства в AutoCad получаются вставки из DC разных масштабов.

Есть небольшой вопрос по DC2007.1.
Установил. Был глюк - не активна кнопка Setup Parametrs...
Поставил 4 апдейт - не активна кнопка Setup Parametrs...
в чем может быть причина?

У меня активна.

1. Кто-нибудь конвертировал схему в AutoCAD в масштабе? Как это сделать?
2. При переносе проекта с одного компьютера на другой была утеряна последняя версия ЦБ. Вследствии - несовпадение символов в схеме и ЦБ. Можно ли как-то перенести символы из схемы в ЦБ?

1. Кто-нибудь конвертировал схему в AutoCAD в масштабе? Как это сделать?
2. При переносе проекта с одного компьютера на другой была утеряна последняя версия ЦБ. Вследствии - несовпадение символов в схеме и ЦБ. Можно ли как-то перенести символы из схемы в ЦБ?

1. конвертировал в dxf, как fill советовал. Затем в компасе подгонял под стандарт (но всегда масштабирующий коэффициент один и тотже)





Активировалась она после установки апдейтов или сразу была активна?