Поделитесь пожалуйста ссылкой на нормальное описание алгоритма быстрого умножения с накоплением, которое применяется в DSP-процессорах (MAC блоки). Из того, что я нарыл в тырнете, понял только что используются какие-то хитрые комбинационные схемы вкупе с таблицами. Зараннее спасибо.

ну алгоритмы быстрого умножения, видимо, на одной полке с алгоритмами быстрого сложения...

А, если серьезно, то опишите для чего Вам это понадобилось, какие стоят задачи? Алгоритмы умножения с накоплением(давайте угадаю 8x8 бит? ) поддерживаются в DSP аппаратно - баааааальшой аккум ну и однотактное перемножение, причем актуально это для fix - собственно потому то эти процессоры и DSP - из-за аппаратных всяких фич.

Или же нужна VHDL версия всего этого безобразия для реализации в FPGA или заказухе?

да просто интересно стало, ведь пользуюсь-пользуюсь, а как работает не знаю. Недавно хвастал перед товарищем достижениями современных ДСП, а он и спроси, а как, мол, за такт перемножение с накоплением делается, такого, мол, быть не может, ну я в ступор сразу и ушел. Может я сначала вопрос не так сформулировал, а интересует именно то что реализованно аппаратно внутри ДСП.

а почему бы и нет?
такт - это как минимум передний и задний фронт. А если применить разные задержки - получаем большое количество подтактов.
Кстати говоря, умножение - чисто комбинационная задача, так что вообще никаких проблем не вижу.

А слово "pipeline" слышали?

Про конвейер слышал и даже пользовался им, но мне не кажется, что внутри МАСа стоит конвейер, если не прав, то поправте.

Нажмите для просмотра прикрепленного файла Нажмите для просмотра прикрепленного файла
Вот, например, бегло порывшись в яндексе...

А как по-другому? За один такт МАК никак не сделать, значит - последовательная схема. Походу ваш товарищ прав. Вся сила в конвеере.

Да, действительно, перемножение с накоплением за один такт наверное никак не сделать, тогда - конвейер.

PS. В гугл надо забивать не умножение, а перемножение, тогда, оказывается, много чего полезного можно найти ).

интересно, что в МАС-е нужен результат предыдущей операции - ну то есть для прибавления i-го слагаемого нужно иметь i-1 результат - то есть сконвееризировать большой сумматор аккумулятора не получится (допустима задержка только 1 такт)

вобщем решения есть (и наверно, не одно) - интересно, найдете ли их гуглем (мне было бы интересно посмотреть)

За один такт все делается. Вопрос лишь в быстродействии (или в максимальной тактовой частоте).
Вам правильно сказали, умножение, как и сложение - это лишь комбинационная логика.
Кстати, для накопления действительно нужно иметь результат предыдущего сложения, но это значит что суммирование должно быть за один такт, и совсем не значит что умножение должно быть за один такт.

Не понял, решение чего? Если того, как сделать мак за один такт, то приведите здесь, если не сложно.
ЗЫ. По поводу гугла, если вам интересно, то и ищите сами.



Я не говорю, что умножение и сложение - некомбинацинная логика, и не говорю, что умножение должно быть за один такт. Я говорю, что один МАК за один такт не делается.
Если можете, покажите, если не сложно, как за один такт сделать следующую операцию a = a + b*c.

Элементарно. Вам в каком виде показать, на VHDL подойдет?

в любом, vhdl подойдёт

library IEEE;
use IEEE.STD_LOGIC_1164.all;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity primer is
port(
CLK : in STD_LOGIC;
Reset : in STD_LOGIC;
B : in STD_LOGIC_VECTOR(11 downto 0);
C : in STD_LOGIC_VECTOR(11 downto 0);
Q : out STD_LOGIC_VECTOR(47 downto 0)
);
end primer;


architecture primer of primer is

signal A : std_logic_vector (47 downto 0);
signal p : std_logic_vector (23 downto 0);




begin

p<=signed( B ) * signed( C );

process (CLK)

begin
if (CLK'Event and CLK = '1') then
if (Reset = '1') then
A<=(others =>'0');
else
A<= A+SXT(p,48);
end if;
end if;
end process;

Q<=A;



end primer;

Вы обещали:
a = a+b*c,
а описали:
Ai = Ai-1 + Bi*Ci,
то есть конвеер, который даст осмысленный результат минимум после второго такта.

Я так понял, вопрос был: как реализовать a = a+b*c за один такт. Может был неправ.

Ai = Ai-1 + Bi*Ci,
- Это именно то что нужно. Именно эту операцию выполняет DSP. И даст результат на следующем такте. Вы же вдумайтесь сами, как может быть Ai = Ai+b*c. Для этого обязательным условием должно быть b*c = 0.

Дейстаительно получается один такт! Тое есть все сводится к тому как быстро сложить и быстро умножить, а это как я понимаю - комбинационные схемы работают.

Дейстаительно получается один такт! Тое есть все сводится к тому как быстро сложить и быстро умножить, а это как я понимаю - комбинационные схемы работают.

мой вопрос был про то, что если нет в архитектуре DSP блоков (не положили в FPGA: например, Spartan3 или проектируете ASIC)
а сумматор на 48 разрядов не успевает по времянке за 1 такт, то есть его надо разбить регистрами на несколько ступеней
но при этом хочется потоковые вычисления выполнять за 1 такт : то есть для вычисления суммы из 1000 слагаемых потратить 1000 с небольшим тактов

умножитель порезать не вопрос - так как в нем может быть сколько угодно ступеней корвеера (ну или пусть это Spartan3, где есть умножители), а накопление как сделать?

btw: мне искать вобщем-то не надо, я знаю, да и хитрого там ничего нет, но если кто-то начинает разбираться с такими вещами - может будет полезно понять

Нет никакой проблемы сделать за такт - только толку от этого мало, поскольку такт получается очень длинный Поэтому как правило дробят конвеером для получения большей частоты и пропускной способности.

Длинные - понятие не инженерное.
Про такты - разработчики проца сами решают что им выгоднее, за такт или не за такт. Вон, AD и в плавучке в серии Shark делает такое за так и жужит. А кто-то другой разобьёт эту операцию на стадии.
Обсуждать-то что? Сказано, операция - чисто комбинационная, значит в принципе реализуется за такт, даже для плавающей точки.
Если вопросы остались - поднимать доки по реальзации мат операций в двоичных кодах, для сомневающихся..
По моему весь разговор какой-то пустой получается, в темах про FPGA это вопрос для новичка.