собственно любая информация : стоит с ними переписку затевать или лучше время не тратить...

конкретно : NRE сколько? в 0 не верю . софтину надо, что еще?

по времени : eБИМ машина - это, конечно, зашибись, но сколько времени между отправкой файла и приходом чипов?

что еще из проблем скрыто в рекламном листке?

-----

они обещали 65нм, но не осилили, счас 45 обещают с бесчисленными мильйонами гейтов,
но интересно - вообще встречались кому-нибудь их eASICи или инфа, что кто-то где-то пользует??

Я пару раз пытался зарегистрироваться, но ничего не получил. Отсюда следует вывод, что если у вас есть конкретный интерес (понятный проект), то лучше, подождав для вежливости пару дней после отправки им регистрации (которая дает право на скачивание как минимум ДШ) взять и тупо позвонить/пофаксить.

Что же касается рисков, то я вижу риск кривого софта в первую очередь. Во вторую очередь - проблему с выходом годных, плохие тесты или вообще их отсутствие на выходе. То есть получите 50% нерабочих кристаллов, отправите обратно, получите переделку (хорошо если бесплатно), из них половина опять не заработает и так далее.

Конечно очень хочется тут ошибиться, ибо по бумаге технология очень красивая. Но... Тот факт, что она еще не захватила мировой рынок или как минимум не турнула с него EasyPath и HardCopy настораживает.

с внятным проектом - нет пока
как ПЛИС использовать eASIC по моему нельзя, при фиксированной трассировке исправить какой-то баг на уровне "дизайна" за счет переконфигурации ЛУТов - как-то сомнительно
а производство АЗИКа это еще и статусный закидон - ну то есть фирма производящая приборы с собственными АЗИКами выглядет "солиднее"
то есть заинтересовать руководство не получилось

ну и еще из бытовых наблюдений: кажется, что 45нм они все-таки будут делать кастомизацию с травлением пластин, а не с "напылением" via, как для нынешнего...

Исправлять баги после производства там точно нельзя, а что касается ASIC - то с точки зрения заказчика это то же самое, не думаю, что для них (eASIC) будет проблемой нанести вам на чипы маркировку по вашему шаблону. Да это можно и самим сделать на самом простом лазерном станке, я так например первым появившимся ноутбукам кириллицу на клавишах рисовал, и стоило это сущие копейки.

Господа! Я работаю в eASIC, так что, если есть конкретные вопросы - задавайте. Постараюсь дать конкретные ответы

1. Из какой страны вы с ними работаете?
2. Коротко процесс от установления контакта до выхода чипов.
3. Софт сколько стоит и каков в нем удельный вес глюков.
4. Сколько стоит собственно чип в минимальной партии и какова эта партия?
5. Сроки?
6. Какой в среднем выход годных, какие условия исправления производственных ошибок.
7. Как выглядит библиотека для моделирования (для ModelSim есть)?
8. Ну и даташиты, если можно.

1. Из какой страны вы с ними работаете?
Я работаю в главном офисе в US (есть еще центры разработки в Румынии, Индии, Малайзии и России (Москва)). Ребята из маркетинга сидят в двадцати метрах от меня. Ниже привожу их ответы на остальные вопросы

2. Коротко процесс от установления контакта до выхода чипов.
1. Customer sends RFQ form
2. eASIC evaluates design recommends most optimal die/package combination
3. eASIC sends s/w license forms
4. Customer sends prototype PO
5. Customer designs and verifies RTL
6. Customer uses eASIC eTools to map design to eASIC e.g. PLLs, memories, I/Os. Customer does not need to perform test insertion, clock tree balancing, power mesh design, ATPG etc)
7. Customer performs Synthesis & Placement using Magma (eASIC OEM version)
8. eASIC performs configuration, routing, STA, Formal Verification, ATPG, LVS/DRC
9. Customer signs off
10. eASIC manufactures design (including assembly & test)
11. Customer receives 20 prototypes in 5 weeks.

3. Софт сколько стоит и каков в нем удельный вес глюков.
eASIC eTools – Free of charge
Magma Low $K
150+ successful tapeouts in < 2 years. See customer quotes
http://www.easic.com/index.php

4. Сколько стоит собственно чип в минимальной партии и какова эта партия?
20 prototypes – Price is very low based on e-beamed multi-project wafer

5. Сроки?
5 weeks from tapeout to silicon

6. Какой в среднем выход годных, какие условия исправления производственных ошибок.
Will not share this data. However it is fair to say that yields are high as only one via mask is changed per design. All other layers are the same.

7. Как выглядит библиотека для моделирования (для ModelSim есть)?
Yes.

8. Ну и даташиты, если можно.
For qualified opportunities yes. You can view our products here:
http://www.easic.com/index.php?p=nextreme-asic

Это надо понимать как единицы тысяч долларов?


Я понимаю, что имея 100 проектов в год вы можете каждому делать индивидуальное предложение, но тем не менее прежде чем начинать некую деятельность хотелось бы иметь хотя бы представление о порядке цифр. Потому что понятие "very low price" не абсолютное, а относительное.


Меня тут видно неверно поняли, я имел в виду сколько в среднем пользователям попадает брака.

мое представление такое - для проверки (причем всего кристалла, а не только кастомизированых via) используется стандартные ATPG/BIST тесты, которые обеспечивают ~95% покрытия
возможно, для регулярной структуры можно поднять до 98%

по моим данным даже для ~90% (много межклоковых соединений, нетестируемых ATPG) покрытия встретить дефективный кристалл маловероятно, у нас не встречалось на несколько К кристаллов

а по поводу стоимости - хотелось бы уточнить

например сравнить для всяческих "шатлов" типа
http://www.europractice-ic.com/prices.php

насколько very low?

за 50к$ вполне можно заказать 0.18 UMC/TSMC "шатл" с корпусированием чипов для мелкой партии

предполагаю, что HardCopy в малой партии еще дешевле

Тут как-то ускользнул один нюанс. Поскольку все делается на multi-project wafer, то 5 недель это при условии, что одновременно на tapeout выходит несколько проектов и они полностью "закрывают" wafer - иначе придется ждать, пока наберется достаточно желающих, чтобы место на wafer не пустовало. Я правильно понимаю?

Как правило MPW делают просто раз в определенное время, например раз в 5 недель... И не важно, набралось там желающих, или нет...

1. Если процент выхода годных не раскрывается, то 20 прототипов - это 20 годных? Вне зависимости от процента выхода?
2. Схемы поставляются после корпусировки?
3. Кто делает паттерны для тестирования в корпусе?

Конкретные цифры к сожалению я здесь дать не могу Сами понимаете...
Но по официальному запросу получить их не так сложно. Проще всего списаться с Дэвидом Райеном (http://www.easic.com/index.php?p=contact#europe)
Что же до всего остального, то yes и SM уже дали ответы

UPD: Не заметил вопрос dvladim, пока писал ответ

2 dvladim:
Никакого подвоха нет Получаете 20 оттестированных прототипов. Естественно после корпусировки.

Может, это и не сложно, но я дважды пытался зарегистрироваться, чтобы хоть даташиты скачать, и мне ничего не ответили. И потом сама позиция, когда информацию о товаре приходится из продавца клещами вытягивать крайне настораживает и является довольно унизительной. Представляете, приходите в магазин, а там ни одного ценника нет и чтобы полистать описание телевизора надо оставить телефон и Email.

Вы, кажется, перепутали мух с котлетами в единый фарш. Попробуйте, например, зайти на сайт TSMC, и найти там точную информацию о ценах, сроках Для того, чтобы получить точную информацию, надо будет указать далеко не только телефон и e-mail...


Вот попробую угадать ответы с первого раза:

1) 20 прототипов - они далеко не факт, что годные, но они прошли тот тест, который был принят при sign off.
2) Как захотите.
3) Как договоритесь. Особенно, если при корпусировании развариваются не все пады, и тест для корпусированных ИМС отличается от теста для некорпусированных. Чаще всего тест будет тот же, что и для некорпусированных.

Интересно, угадал?

2 DmitryR: Возможно, дело в том, что "Download password won’t be sent to commercial ISP address such as Yahoo, Hotmail". Киньте мне свой email в личку. Я спрошу парня, который занимается сайтом.

В том-то и дело, что eASIC позиционируется совсем не как TSMC. А у товарищей, которые позиционируются примерно как eASIC (взять хотя бы вышеуказанный Europractice) цены все в свободном доступе. TSMC - это оптовик, и почему он не может указать жесткие цены вполне понятно. А eASIC - это розница, и я уверен, что цена конкретного чипа у них от дизайна зависит мало, чипы-то фактически готовые, не думаю что от количества дырок в последнем слое цена может колебаться как-нибудь значительно.


Email кину, даташиты интересно конечно в руках повертеть, но все равно ключевым моментом конечно является возможность знать цену точно.

Появилась еще информация. К сожалению, не позитивная: я постарался с ними связаться независимо, намеренно не пользуясь предложенным тут инсайдерским каналом, так вот они не ответили не то что на регистрацию, но и на Email и даже на факс. Что, вкупе с тем что у них есть представительства везде, кроме СНГ как бы намекает, что они смотрят на нас, как на сами знаете что.

Также, внимательно читая документацию по Altera HardCopy я выяснил, что Altera тоже использует эту чудесную технологию laser via masking, а поговорив с дистрибутором смог даже узнать порядок цены. Поэтому на текущий момент преимуществ у eASIC перед HardCopy более не наблюдаю. Напротив, одни недостатки: у Altera понятный софт (HardCopy делается через тот же Квартус) и понятные, приветливые дистрибьютеры, а тут сплошные тайны.

Выше я давал вот эту ссылку: http://www.easic.com/index.php?p=contact#europe
Это совсем не "инсайдерский канал" :-) а адрес европейского представительства. К этим товарищам лучше всего и обращаться.
Дмитрий, если Вам еще не совсем опротивело общение в этой ветке, напишите, куда Вы слали факс и email? Чтобы знать, кому нужно надавать по шее.


Если оставить в стороне цену (она ниже, но все равно ведь не поверите ;-) ), то главное преимущество перед Hardcopy - существенно более низкое энергопотребление
Вот здесь можно посмотреть на сравнительные графики power для Nextreme и Hardcopy:
http://www.avnet-asic.com/sfiles/editor/Nextreme.pdf

Я имел в виду общение через вас лично


Вовсе не опротивело. Ничего личного, только факты:
info@eASIC.com
(408) 855-9201


Я запросто поверю, потому что иначе было бы очень трудно поддерживать спрос: ведь у Альтеры есть risk-free conversion, а у eASIC нету, поэтому на Альтере я сделаю прототипы на FPGA и заложу только один выпуск HardCopy, а у eASIC заложу три выпуска. Потом, вы тут озвучивали, что приходит 20-50 образцов для начала, а у Альтеры там сразу партия, и сразу ясно, у кого дешевле. Но это все неважно, потому что моей личной веры для серьезного рассмотрения вопроса недостаточно.


1 Altera Logic Element = 1 Xilinx Logic Cell = 1 eASIC eCell - это в целом крайне некорректное сравнение, так как в Virtex-5 на одном луте можно сделать гораздо больше, чем на одном eCell (там шесть входов против трех у eCell), и между собой у них ячейки различаются очень сильно (у меня сейчас один и тот же дизайн показывает разницу по количеству ячеек в 20%). А с HardCopy вообще неясно, так как архитектуру HCell они не раскрывают. Честно делать так: взять большой неоднородный дизайн, процессор например, скомпилировать и сравнить (тот же там видеокит ваш например). И потом было бы недурно написать, откуда взялось это преимущество. Xilinx и Altera когда хаят друг друга, то обязательно пишут что-то типа: "у них там вот то, а у нас тут вот так, поэтому мы в шоколаде, а у них - отстой". А такие заявления типа "у нас лучше и все тут" они настораживают только. То есть я опять же легко поверю, что у eASIC есть технологическое преимущество перед Альтерой, но раскрыто оно слабо, если не сказать никак.

Вот неплохая презентация: http://www.dongdingtech.com/UpImg/2008928163152.pdf
Здесь и сравнение с "other structured asic" (читай Hardcopy), и конкретные цифры для конкретных дизайнов.

некоторые вопросы по презенташке

1. стр.5 указано что Up to 4x performance improvement over an FPGA, в то же время на стр. 13 350 MHz system performance при этом сравниваете их с 450/550 МГц фпга.
2. стр.9-10 что же это за RGB фильтры, которые на 100% забили Virtex-4 LX200 FPGA который вы сравниваете с Nextreme NX4000 VL. Насколько я понял в Nextreme вы не делаете виа с power plane на неиспользуемую логику, тогда как в FPGA запитывается весь массив, получается как то не совсем корректное сравнение.
3. я правильно понял что бы проверить 4 фильтра, было сделано 4 чипа и 4 борды?

550 мегагерц на ПЛИС - это пока фикция, теоретически достижимая производительность. Можно сделать кусочек, работающий на такой частоте, где между триггерами будет строго один LUT (можно конечно и большой проект сделать, но это очень трудно, честно), но такой кусочек будет и в Nextreme работать на гигагерц (правда там уже клоковое дерево может столько не потянуть). Правда жизни заключается в том, что реальный, а не сферический в вакууме дизайн при переходе от ПЛИС на structured ASIC того же техпроцесса выигрывает где-то вдвое по скорости, однако могут быть варианты, так как на практике наблюдал, что узкие места у ПЛИС и structured ASIC разные (сравнивались Virtex-5, Stratix III-IV и HardCopy III-IV). Но четыре раза - это точно крайность, если взять например дизайн с огромными фанаутами, на которых в ПЛИС потери времени в трассировке составят 80%.


Там заявлены Zero mask charges, во что я не верю даже при стоимости софта в $30K. То есть именно mask charges там конечно zero, а вот NRE пока известно с точностью

Так и в асике будет тоже самое, так как такую цепь забуферируют по аналогии с клокодеревом, только без выдерживания skew/uncertainty

Сорри за оффтоп. Я всегда считал стоимость масок - камнем преткновения при переходе на ASIC. Смотрел порядок цифр несколько летней давности на 90нм комплект масок, цифры были сопоставимы с $1M. На europractice-ic.com цифры вроде выглядят адекватными, но каков порядок цифр на маски, естественно если рассматривать только техпроцессы порядка 18мкм и меньше? Надеюсь при порядке цифр в десяток $К за хороший кристалл 5x5мм по 0,18мкм комплект масок не будет стоить $1M?

Сам по понятным причинам узнать порядок цифр на HardCopy и eASIC не могу (нечего еще узнавать, а беспредметный разговор они в ряд ли будут вести ). Двадцать корпусированных HardCopy/eASIC чипов в 10M логических элементов будет стоить больше или меньше $40К без учета софта? С софтом я так понял все сложнее. Где-то выше видел цифры 0+30К в случае eASIC. А с Altera'й сколько, квартус за 3К в год, что еще? Если не рассматривать стоимость готовых IP.

eASIC молчат, как партизаны. Я даже им запрос посылал официальный, см. выше. По HardCopy минимальная партия - тысячи чипов, так как там гарантируется полное соответствие прототипу на FPGA и нет смысла делать пробные партии, соответственно общая стоимость (NRE+чипы) измеряется в сотнях тысяч долларов, правда с ростом партии цена чипов говорят падает, и сильно. А через Европрактику кажется в $40К можно уложиться запросто.

насчет одного люта на 500МГц, я бы поспорил, но не буду, вам виднее. Если посмотреть на блок, который выкладывал _Anatoliy там явно не один лют, и при этом пашет на 500МГц. Кроме того те же фильтры работающие на частотах под 250-300 МГц обычное дело на фпга.



Вот в том то и дело, что в демке указано что максимальная тактовая 350 МГц. О каком тогда 4-х кратном преимуществе идет речь.

2 lactarius

жду ответа на вопросы 2 и 3.

2 des00:
По поводу вопросов 2 и 3 я к сожалению просто не в курсе. Попробую выяснить, но обещать не могу

Я тут еще лазил по их сайту, нашел вот такие слова: "eASIC Corporation® is a dynamic start-up, backed by top-tier Venture Capital". Так что не исключено, что им инвесторы просто-напросто запретили работать с Россией: ведь не секрет, что большинство там считает сотрудничество с русскими очень рискованным, а у стартапа на венчуре и так рисков наверняка хватает.

За Державу конечно обидно, но какие есть еще ваоианты сделать мелкую партию ASIC'ов со вменяемым числом гейтов. (скажем эквивалент 5х5 180nm). Кстати, кто может разъяснить, во сколько примерно обойдется 5х5 ASIC на UMC от европрактики? Что-то совсем не могу разобраться в их ценах. Сорри за оффтоп.

Это не так. Никаких запретов на работу с Россией конечно нет

А что тут разбираться, выбираете нужную технологию и смотрите столбик STANDARD. Например для UMC 0.13 logic это 31700 евро за блок 5*5 (как указано в сноске 5), и как указано в заголовке вы получите минимум 45 экземпляров.

Туда обратитесь. Давно с ними дело имеем, контора надежная и "правильная". Делать будут на TSMC. http://www.pgc.com.tw/design-2.htm

рекламка eASIC-ов пришла (за 20К тулзы (фронт-энд) и изготовление 20 чипов (с одним дизайном ?) в комплекте)

http://www.easic.com/index.php?p=nextreme_design_flow

также Гейслер с ними активно сотрудничает

http://www.gaisler.com/cms/index.php?optio...339&Itemid=

то есть контора скорее жива чем нет

Это примерно равно имеющимся предложениям на GA. А в чем их ебим круче, чем GA-технологии?

я с ними дела не имел, мой интерес за счет фирмы менеджмент удовлетворять отказывается

я так понимаю, что их преимущество в скорости разработки - то есть если им предоставил некие технологические файлы (после бэк-энда), то они прямо на следующий день и выпекли
ну а с фронт-эндом, есс-но, нужно добавить время подготовки, и разница с GA уменьшится

---------

и еще по GA - на какую технологию они бывают? я так понимаю, что cell-based ASIC и FPGA эту технологию для дип-субмикрона вытеснили
или я не прав?

а еазики обещают проц 32х разрядный быстрее ГГц разогнать, что вобщем-то не кисло...

Up to 150 MHz in FPGA and 1500 MHz on 32 nm eASIC device technologies
http://www.easic.com/index.php?p=nextreme_leon4

вот интересно, а 20К это что, совсем дип-субмикрон? Я честно говоря с GA не имел дел с начала 2000-ных, не знаю, до каких нанометров они еще есть, но тогда 0.18 были точно.

а что значит 20К ?

я с GA вообще дела не имел - в моем представлении это отечественные БМК

по cell-based ASIC между 0.18 и 0.04 разница большая, обобщенно раз в 10 - на первой у нас проц на 50МГц работал, на второй проектируем на 500

ну и как-то не видел я предложений от ТСМЦ или ее сателитов по GA

Хм... Вы меня в ступор ввели... Это Вы писали:

"рекламка eASIC-ов пришла (за 20К тулзы (фронт-энд) и изготовление 20 чипов (с одним дизайном ?) в комплекте)"

Я подумал, что 20К это цена. Ну теперь поясните, что же это такое.


Ну да, но не только отечественные. Отечественные это, как известно, содранные импортные


Ну наверное и не искали... Тот же PGC предлал и предлагает GA-решения на TSMC, по крайней мере на 0.35 и 0.5 по состоянию на 2000-ный год... Что касается 0.18 - кажется TI предлагал GS20. AMI тоже что-то такое предлагал. А дальше я уже не следил.

20К это цена

а с субмикроном у них 0.09 точно есть (и наверно 20К на эти)
0.045 они обещали давно, и наверно, уже есть
ну и 0.032 вроде как планируется



я понял так, что есть какая-то общеизвестная (но неизвестная мне) технология 20К, которую предлагается сравнить с дип-субмикроном

Place and route они в таком случае сами что ли делают, я не понял? Или потом, когда наиграешься фронтэндом все равно надо FULL покупать?

Догадываюсь, что да. Если по аналогии с GA. Когда я делал GA, только фронтенд делал, а остальное те, чьё GA. И свои бэкенды ни под каким соусом не давали.

Так вот эти дают, и это собственно породило вопрос.

Однако сколько я ни пытался получить регистрацию на русский (корпоративный) email - ничего не вышло, а на email в зоне com получил мгновенно, что заставляет подумать о том, что регистрацию делает робот и у него на зону ru стоит фильтр. Впрочем, потом я писал конкретному человеку уже с русского домена, и ответ получил.

Чаще случается, что сервер, обслуживающий корпоративный ящик, оказывается в каком-то непонятном черном списке, который учитывается той стороной. Вот у нас так с мастерхостом случилось и с PGC. А эти непонятные черные списки - голимые мошенники - так как за удаление сервера из него требуют бабла.

Получил ознакомительные лицензии, докладываю обстановку.

1. Софт работает только на RHEL, только 64 разряда.
2. Инсталлятор сам прописать пути и поставить лицензии не может - все ручками.
3. Лицензии отдельно на компилятор, отдельно на тулзы, вместе в одном файле не живут, надо запускать два lmgrd на разные файлы и разные порты. Пропарились с месяц, так синтезатор у меня и не запустился (сами тулзы только удалось посмотреть).
4. Софт банальный до безобразия, никаких Chipview нет и в помине.

Вобщем на мой взгляд тот факт, что NRE несколько ниже, чем у Альтеры полностью нивелируется дорогим и кривым софтом и тучей совершенно идиотских формальностей. А ведь у Альтеры можно в обычном Квартусе сделать HardCopy, не подписывая никаких NDA, и начинать портить бумагу только на стадии производства. Тут же я потратил кучу времени и даже софта рабочего не получил.

Для полноты картины можно добавить опыт Гейслера: у него Леон на eASIC (90 nm) завелся на 200 мегагерц всего. Думаю на четвертом Стратиксе можно было бы почти столько же получить, а на HardCopy - где-то 350.

IMHO: HardCopy пока получше будет.

Случайно заглянул на форум и понял что следует дать некоторые комментарии

Над софтом ведется активная работа. В последней версии (которая, насколько я понимаю, вышла буквально через пару недель после того как Вам прислали лицензии на предыдущую версию) имеется и Chipview
http://www.easic.com/high-speed-transceive...d-verification/
и много чего еще
http://www.easic.com/high-speed-transceive...-in-etools-8-1/

Вот данные по перформансу:
http://www.easic.com/low-cost-power-fpga-n...me-performance/
http://www.easic.com/high-speed-transceive...-2-performance/

Гейслер (используя только 90nm eASIC) разогнал Leon3 на 235MHz (против 125MHz в FPGA)
http://www.design-reuse.com/news/18063/leo...-processor.html
а Leon4 на 200MHz (против 150MHz в FPGA)
http://www.gaisler.com/cms/index.php?optio...view&id=339
http://www.gaisler.com/cms/index.php?optio...view&id=338

Ну так это относится только к четвертому пункту моего "фи". Однако первые три все-таки гораздо важнее: в конце концов неважно, есть там Chipview или нет если у меня синтезатор не работает.


Я про это и говорю: это очень мало. Дешевле дождаться следующего поколения FPGA и получить примерно такой прирост без вложений вообще и примерно в теже сроки, какие потребуются для конвертации проекта.

не были озвучены стоимости кристаллов (или я не видел)

я так понимаю, что при партиях >1000 eASIC-и будут дешевле FPGA, ну и резонно предположить, что так как интерконнекта там нет, то жрать (dynamic power) они должны поменьше даже если их делать не на самом хорошем ФАБе/процессе

а то что софт плохой и гемморой с возможностью оценки - как-то нехорошо.
если бы можно было оценить (хотя бы на уровне синтеза RTL) частоты и размеры - можно было бы манагерам показывать - типа вот давайте NRE потратим
а так... уже прошла пара проектов где было бы (возможно) интересно еАСИк посмотреть