Большой забор спуров - видно хреновый ДДС они внутрь положили.
Так что в ближайшее время альтернативы самописному ДДС и ЦАП AD9739 (AD9737) не предвидится.

Коррекция рядом Тейлора и рандомизация фазы рулят

Так поди они более честны в своих проявлениях. Не хотят расстраивать а так не знаешь не видел. Мож дальше самплов и не пойдет. Разрешения и все такое.

Насчёт AD9739 - мы конечно тысячами не закупаемся, но десятки и сотни свободно продаются
и образцы присылали через сайт 4 штуки и через элтех 5 штук

а максимы даже даташиты не дают, если б дали пару лет назад сейчас бы мы у них покупали гравицапы

Однако, тема хоть далеко не инновационная, но какие-то полезные результаты даёт! Мне интересны именно пути ухода от спур в алгоритме управления гравиЦАПой.
Рандомизация хвоста значения, посылаемого в ЦАП - это понятно, но как уйти, например, от таких спур, как комбинации опоры+гармоник и сигнала+гармоник?
Тут в соседней теме уважаемый rloc предлагал рандомизировать опору по алгоритму сигма-дельта-модулятора с соответствующим размыванием спектра комбинаций.
Что скажете? Может кто-нибудь уже успел попробовать? Ну или может те, у кого такой DDS в работе, попробуют? Было бы интересно увидеть или услышать о результатах.

Некоторая информация к вопросу о спурах DDS, отечественного производства. Ради одного проекта с жестким ограничением по элементной базе купили попробовать отладочную плату с ЦВС от "Элвис", микросхема 1508ПЛ8Т. Выкладываю измерения её спуров, возможно кому-либо эта информация будет полезна. Частота опоры - 1 ГГц с E8257.

Неплохо было бы увидеть ещё шумы тактового сигнала, чтобы увидеть ху из ху на картинках с ФШ.

Доброго времени суток Пожалуйста:

Меня терзают смутные сомнения. Шумы-то не от ДДС видим, а от гетеродинов анализатора.

Абсолютно верно. Это подтверждает спецификация на PXA.

К сожалению пока нет у нас более чуствительного прибора. Тем не менее , можно сделать вывод , что ФШ ДДС во всяком случае не хуже определенной величины. Повторюсь, информацию выкладывал ради того, дабы показать возможности сей микросхемы по ПСС, а по шумам, - похоже при расстройке 1кГц от несущей при 142,85799 МГц выходной частоты - потолок микросхемки - -120 дБ/Гц. Немного дальше - начинаются собственные шумы измерительного прибора.

То есть та мысль, что протекает уже не первый год в форуме благодаря стараниям vhk, "о высшем предназначении звуковой карты", не так уж заурядна?
Лично я никогда в этом не сомневался: полистайте научные статьи о крутых опорах - везде работают такие "звуковухи". Похоже, что от этого никак не уйти...

Однако, молодцы-армейцы, спасли таки игру от поражения на последней минуте!!! Хороший подарок наши футболисты подарили России к 23 февраля!

Вот картинка шумов DDS (микросхема 1508ПЛ8Т) и опоры 1 ГГц (Морион). Измерял на Agilent Е5052В.

У Вас данная микросхема стоит в каком-либо устройстве или измерения проводились на отладочной плате? И интересно было бы узнать, что за опора. ГК218-ТС?

Микросхема стоит в отладочной плате, которую покупал в "Радиокомпе". Опора действительно ГК218 500 МГц после умножителя на 2.

P.S. Сравнивал 1508ПЛ8Т с шумами AD9910 при одних и тех же условиях - AD9910 выигрывает на 10-15 дБ. (см. вложенный рисунок).

Что ж они такие страшные оба?
Ну в 1508 я поверил бы, но 9910 вряд ли такие даёт. Запитали-то правильно аналоговые цепи? В описание 9910 заглядывали (15 рисунок)? Я в своё время намаялся с 9912. Там как раз от качества AVDD 1.8 В выходные шумы зависят. Причём даже сами AD не смогли толком их задавить, когда Datasheet писали. Я горбик в районе 10 кГц вообще убирал, получив нормальный спад 10 дБ/дек.

Запитывал раздельно аналоговые и цифровые цепи лабораторными источниками Agilent E3632A. Горбик проявляется только на частотах примерно выше 300 МГц. А после каких манипуляций удалось убрать горбик в AD9912?

BTW здеся http://martein.home.xs4all.nl/pa3ake/hmode...10_amnoise.html народ очень заморачивался по поводу ликвидации ножки DACBP у 991х серии, которая была у 995х. И связанных с этим шумов от стабов.

А что за умножитель?

Спасибо! Очень интересно, что все сравнивают лишь шумы. А "спуры" не волнуют?

Умножитель вот этот:
http://www.minicircuits.com/pdfs/ZX90-2-11+.pdf


Так как ПЛ8 по шумам не проходит к моим требованиям, то "спуры" даже смотреть не стал. Сразу перешел на AD9910.

Касательно спуров ПЛ8 как-раз таки приятно удивила. Для 10-тиразрядного ЦАП- думал будет хуже.....

С другой стороны, как показал мой горький опыт, если нет особой нужды в DDS , с ним лучше и не связываться, особенно, при наличии таких вещей, как HMC984 и НMС983. Мне лично развести грамотно плату с DDS гораздо сложнее, нежели ФАПЧ (может, кто-либо со мной не согласится). А спуры можно отстроить на приемлемую величину от основного тона переменной опорной частотой. Как говорил Александр Ченакин , в одной из веток форума: "чистой воды арифметика"




Оно и ожидаемо. Разрядность у американца выше на 4 разряда. Да и сложно было ожидать от первого российского ПЦС чего-то уникального... Может, со временем и "Элвис" сделает DDS с ЦАП в 14 разрядов.

P.S. А сам жду AD9914. Поскорей бы, жуть как хочется поэкспериментировать.......

"Элвис" сделал редизайн 1508ПЛ8Т и полностью переделал ЦАП.
Ниже сравнение фазовых шумов первой версии кристалла 1508ПЛ8Т (верхний график) и нового варианта микросхемы (нижний график).
Опорный сигнал - 800 МГц от достаточно известного здесь синтезатора частот QuickSyn фирмы Phasematrix.
Нажмите для просмотра прикрепленного файла

Впечатляет. Судя по приведенным результатам , теперь 1508ПЛ8Т по ФШ не успупает, а на дальних остройках (700 кГц и дальше) , если верить даташиту на 9912, 1508ПЛ8Т обгоняет AD9912

Есть ли у Вас информация по SFDR синтезатора после доработки ЦАП и как осуществлялось питание микросхемы при измерениях?

Вот отчет по сравнению первой и второй версии кристалла 1508ПЛ8Т. Новая версия кристалла в отчете называется SNT1P. Все измерения проводились на отладочных платах, подключенных по USB к ПЭВМ. Никаких дополнительных ухищрений с питанием не проводилось. Нажмите для просмотра прикрепленного файла

Спасибо за информацию, уважаемый Radiocomp! Теперь во многих вещах можно будет отказаться от AD в пользу "Элвис".

Недавно собрал в кучу все свои книги, попалась одна занятная книженция, которую купил уже 5 лет назад, прочитал и забыл о ней.
Шахтарин Б.И. и др. Синтезаторы частот
Всем, кто в теме и занимается проектированием DDS=FPGA+DAC, рекомендую почитать:
Глава 10 Методы повышения качества спектральных и динамических характеристик цифровых синтезаторов частот прямого синтеза
Недавно был в Москве, она всё ещё лежала в Доме книги в количестве 2 шт., потому и вспомнил о ней. Сканировать не буду, цена итак символическая, да и автор явно заслужил гонорар. К тем, кто опробует методы, просьба не отмалчиваться и смело выкладывать спектрограммы в эту тему.

Легкое обновление в линейке RF-DAC Analog Devices - AD9129: 14-Bit, 5.6 GSPS, RF Digital-to-Analog Converter (корректнее читать 2.8 ГГц)



Остается только надеяться, что в планах намечен переход на более высокие технологии, чем 180 нм.

В принципе, 14-битовый DDS до 1 ГГц уже можно спокойно собрать на DAC5670 и DAC5670-SP от TI. Более всего впечатляет их температурный диапазон -55+125. Подкупает также параллельный двухпортовый гипертранспортный LVDS.
Всё выглядит очень "просто", только всё равно монстр получится, зато все алгоритмы в наших руках! Жалко, что лично мне концепцию FPGA+DAC теперь уже вряд-ли доведётся довести до ума...

Так вроде уже сейчас AD предлагает 12 битные ДДС на 2.5 и 3.5 ГГц. Ad9915, AD9914.

Извините, Вы немного не в теме. Интегральные DDS не дают таких возможностей алгоритмической оптимизации основных характеристик выходного сигнала, какие доступны дискретному варианту. Ну и разница между 12 и 14 битами гораздо ощутимее, чем между 14 и 16.

Оставлю-ка я себе и другим ссылку по системному проектированию DDS, мы как раз в Xilinx ISE 13/14 сейчас работаем:
http://electronix.ru/forum/index.php?showtopic=108541

Встроенного IP-ядра с 48-битной арифметикой и аппроксимацией по Тейлору вполне хватает.

Да, согласен, тем более, что всё загрубляется и усредняется рандомизацией...
... Ну вдруг кому-то приспичит!

Пока не требуется подавать на ЦАП данные в полифазно разложенном виде

в чём сарказм?
..к примеру, я не смогу выше упомянутым путём получить точный квадратурный выход с ПЛИС на ЦАП ?

Если еще актуально
http://www.euvis.com/products/ic/index.html#dds

Когда ЦАП лопает сразу несколько выборок за такт оптимальный ЦВС придется собирать ручками. Что приятно Xilinx в своем ядре предусмотрел синтез таблицы памяти с аппроксимацией, отдельно от счетчика фазы.

Спасибо, это немного не по теме. Уже многократно обсуждалось в чём преимущества дискретного варианта DDS над интегральным. Эта фирма тоже упоминалась. AD9913/AD9914 тоже уже преодолели планку 2 ГГц, но сохранили 12-разрядный формат ЦАП, 16-разрядный формат фазы и 32-разрядный параллельный интерфейс.

Мне еще вот что интерестно, в случае использования AD9739А, прокатит ли данный проект если будет выполнен на FR-4 материале?
Да еще так чтобы можно было использовать этот чип по максимуму его возможностей для генерации выходного сигнала?
т.к. материал с Роджерс параметрами, да еще и многослойный (на двух слоях этот чип с ФПГА ну никак не соединить) будет очень дорогим.

Если так посмотреть там не 5 гигов на выходе, но и не относительно низкие частоты тоже.

Да, ну и еще выходной сигнал в общемто не будет по всей плате ходить, на выходе фильтр, и к разъему SMA. Стоит ли рискнуть попробовать сделать на стандартном FR-4 плате?

да и еще надо будет разобратся, обязательно ли мне виртекс покупать для работы с этим чипом, т.к. в принципе спартан6 с меткой -3, может с помощью Сердеса доходить до 1Гбпс скорости передачи по дифференциалу, думаю в общем пока над этим.

Да вроде проблем не было, мы на fr4 делали. Вопрос в том, что вы считаете максимумом возможностей? Тем не менее от материала результат не сильно зависит. Спартан похоже работать должен, но возможно не вовсем диапазоне тактоаых, хотя мы сами не пробовали. На 5 виртексе и на 6 все работает. Кстати если заинтересует – можем поделится (возмездно) опытом и мезонинным модулем собственой разработки для отладки ml605 с данной микросхемой. Подробности расскажу в личке.

Вот тут все безвозмездно...
кроме "железа" конечно
http://wiki.analog.com/resources/fpga/xilinx/fmc/ad9739a

Исходники есть.

Или у Вас есть что-то поинтереснее?

да. спасибо, я этот линк уже нашел, начинаю смотреть потихоньку.

А какой чип использовали для подачи клока на АД9739А?
Тоже ADF4350 который на тестовой плате Аналог Девайса? Или какой то другой?

Да, 4350.