Добрый день!

МПП плата толщиной 2,5 мм, 16 слоев.
Присутствуют:
скоростные дифф пары,
несколько много потребляющих микросхем,
источники питания с поверхностным монтажем.

Это привело к наличию большого количества переходных отверстий на полигоны питания и земли.
Поскольку используются переходные с площадками во всех слоях, в сигнальных слоях возникли
трудности с трассировкой (местами переходы идут довольно плотной "стеной"
и каналов для прокладки сигнальных цепей не так много с учетом ограничений на зазоры).

Вопрос такой - можно ли убрать контактные площадки в сигнальных слоях у переходных отверстий,
идущих на полигоны питания или земли ?
Я так понимаю это уже довольно стандартная техника проектирования, в том же Altium например есть соответствующая команда.

Поскольку раньше не применяли такой подход появились вопросы:
1) Снижает ли это допустимую токовую нагрузку на переходное отверстие ?
2) Ухудшает ли это теплоотвод через переходное отверстие на полигон ?
3) Повышается ли вероятность брака при изготовлении ?
4) Повышается ли вероятность брака при дальнейшей эксплуатации ?

Из общих соображений (если все переходные сквозные, и плата сначала склеивается, а потом сверлиться и металлизируется) все 4 пункта не должны измениться.
Даже паразитная емкость станет поменьше, что может улучшить целостность сигнала (если говорить о переходных на скоростных дифф парах).
Так ли это ? Есть ли положительный/отрицательный опыт такого подхода ?

5) Если раньше было ограничение по расстоянию между проводником и контактной площадки переходного отверстия,
медь к меди скажем 0,1 мм. То каким будет такое ограничение без площадки, между дорожкой и отверстием ? 0,1 + допуск на точность сверления ?

6) В Altium специально оговорено убирать ли КП на внешних слоях или только на внутренних. Чем в процессе изготовления платы
КП на внешнем слое, если к ним нему нет подключения, отличается от КП на внутренних слоях ?


Спасибо!


p.s. Если я просто не нашел в поиске, где это уже обсуждалось, просьба подсказать.

Прикладывал как-то картинку из вложения в другой ветке- в целом вы все правильно определили, т.е пункты 1-4 нет, 5-да, по 6-му думаю чем объяснять лучше самому глянуть именно доки по изготовлению: в частности обратите внимание на такое явление как landless via.

Никоим образом.

Практически нет.

Практически нет.

Нет, если только у монтажников руки растут из правильного места.

Значительно.

Площадку можно убрать, но разводить нужно как будто площадка есть.
Т.е. Если у Вас отверстие 0,20мм с площадкой 0,45мм и зазором площадка-проводник 0,10мм, то расстояние проводник-отверстие должно быть 0,225мм.

Если на внешних слоях нет площадки, то отверстие для производителя по умолчанию является неметаллизированным.
Если площадка на внешних слоях указана в размер отверстия, то завод добавит площадке размера до минимально технологической величины.
Если уговорить завод сделать площадку в размер отверстия, то такое отверстие, с большой долей вероятности, будет дефективным после травления.

С чего бы? Это либо бред либо требование конкретного завода, но никак не общее утверждение- под рукой десятки примеров обратного.



Тык

Все упирается в форму переходного отверстия. Если ободок большой--- то всегда от отверстия и меньше.
Если ободок минимален (равен гарантийному пояску)
то все зависит от величины этого гарантийного пояска и точностью сверления. И здесь практически всегда они совпадают, то есть "но разводить нужно как будто площадка есть"

Так нечего стесняться - примеры в студию.

Ага , бегу со всех ног- аж подошвы от ботинок слетели.



Повторю себя- под рукой куча примеров того что это бред, отправил десяти проектов в AT&S и другие заводы без указанного зазора. Сделали, ожидаемо- потому как никакого смысла в этом зазоре нет и быть не может.

Что, даже скриншот участка дизайна, на котором видно, что зазор медь-медь и медь-отверстие одинаковые не найдется? Никто ж не говорит о выкладывании проекта, но скриншоты с крупным зумом из АДа/Аллегро большой коммерческой тайны не раскроют.

Это уже другой разговор- во вложении картинка с переходными как ТС, "зазор copper-to-copper"(без специфического деления в конкретно данном случае) и "copper- to-PTH" одинаковый везде, здесь конкретно 0.2мм, делали и меньше(с меньшими переходными вестимо)

Вообще я ожидал увидеть место, в котором такое решение будет обоснованным, но ладно, видимо не судьба.

И какие же обоснования вам нужны? Если разговоры об эзотерике аля "гуру из сборной атлантиды", то тут ничем не могу помочь. Тем временем приложенная картинка вполне себе показывает сам факт отсутствия зазора, о чем и говорилось в начале темы. Не о причинах, высших смыслах и пр.- а просто о факте как таковом. Если же говорить о бытовых примерах, то наиболее встречающийся выигрыш такой подход дает когда надо проложить хайспиды между двумя виа- при введения зазора был бы void, а так все хорошо. Имхо, до боли очевидный момент

Ну именно такой момент я и хотел увидеть. Пока вижу слова, о том "как это хорошо".

Во вложении пример хайспидов- на опорных слоях(над и под сигналами) были бы void-ы с указанным зазором, а так все ок.

Да, именно это и хотелось увидеть. А какие параметры геометрии на скриншоте - trace width / finished hole / annular ring / via-to-copper / hole-to copper? Хотя последние два насколько вижу равны, но размеры все равно интересуют.

trace width + copper to copper: 0.075mm
VIA: 0.2/0.4m (hole/pad)
copper to PTH: 0.2mm

На скриншоте зазор больше пояска в 2.5 раза.
Сам поясок больше дорожки, то есть возможно он больше, чем гарантийный.
Тут нет сравнимых величин.

такое и я делаю

Я так понимаю мне на каждый момент по примеру приводить? В приложенном скриншоте разговор был конкретно за сам принцип и void-ы, но пару постами ранее я же и сказал что:



Или я не уловил вашу идею?

Вот с этого места поподробнее - так где же copper to PTH: 0.075mm, как в случае с copper to copper?

А с чего бы они должны быть равны? Здесь зазор до PTH это зазор до столбика металлизации. Или я не понял вопрос?

Так заострились на "Площадку можно убрать, но разводить нужно как будто площадка есть."
Зазор от полигона до меди, как правила всегда больше, Хотелось бы увидеть дорожку подходящую к Hole на расстояние в этом случае 0.075mm

Иначе можно считать, что ободок есть

Меня не покидает стойкое ощущение того что я неправильно понимаю вас- не улавливаю связь между двумя частями предложение которое цитировано выше. Почему зазор от полигона до меди(какой именно?) должен быть меньше не понял, ну а дизайнов где расстояние скажем от трасс до столбика металлизации 0.075мм у меня вестимо нет А с чего оно должно быть такое?

Об этом изначально и речь - может или не может быть зазор медь-медь равным зазору медь-отверстие(не ободок, а именно hole).

Эээ, с моей стороны виделось следующее:

- есть проводник и виа, зазор между ними выстроен сумой зазоров "copper to copper(trace to via pad)" + "copper to PTH"(до столбика метализации). Изначально пад(неиспользуемый) не удален.

- неиспользуемый пад удалили, какой стал зазор? Я утверждаю что стал "copper to PTH". Не более того

А вот совпадут ли чисто физически эти числа, это вопрос возможностей конкретного завода и конкретных норм.

Вот, вот. Тут большинство думает, что если не используемый ободок удалили, то там смело на такую же величину можно придвигать дорожки (медь).
А это далеко не так.

Понятно, тогда я изначально неправильно воспринял ваши посты- а так об одном и том же говорим.

Если не секрет, для чего вам эта странная, почти висящая в воздухе, область?

Не секрет- я перед показом отключил в настройках удаление и сглаживание таких участков чтобы проще было оценить масштаб и расстояния .

Спасибо за активное обсуждение!

В соседней ветке недавно также было несколько постов на эту тему.
http://electronix.ru/forum/index.php?showt...p;#entry1392890

К сожалению получается, что для HDI плат никакого выигрыша в плотности трассировки удаление площадки не дает,
речь только об улучшении технологичности изготовления самих переходных.
http://www.dfrsolutions.com/wp-content/upl...uld-they-Go.pdf

Очень жаль, а так бы красиво получалось (например проводник во внутреннем слое между двумя отверстиями),
вроде бы даже зазоры не столь малы.

Еще очень интересно услышать мнение представителей самих фирм производителей плат которые присутствуют на форуме.

Что касается микровиа-- та если они соединяют соседние слои-- там удалять нечего.
если через слой (экзотика большая) то опять же проще 2 микровиа соединить (Stacked).

Именно- в микровиа удалять нечего, в застеканых и подавно.

При просмотре cam файла в CAM350 площадок вокруг металлизированных отверстий на неиспользованных слоях нет. То что вы видите в своем сапре не всегда соответствует действительности, обращайте внимание на конечные файлы для производства. Сам я работаю в Altium Designer.

По поводу правила на зазор, при использование крупных площадок его просто не выделяют отдельно, т.к. зазор формируется автоматом (клиренс на медь+ площадка).При игнорировании площадок, придется прописывать правило на зазор от самого отверстия. У того же Резонита есть пунктик в своих требованиях "Отступ металла от отверстия на внутреннем слое МПП".

Ну, у вас видимо так- у меня все что сделано в псб редакторе всегда соответствует действительности. Почему? А я перед запускам у завода спрашиваю их CAM файлы и смотрю что они там делали, сравниваю и пишу репорты если что не так, либо правлю у себя если закривил Полагаю уместным данным подход(контроль производства).



Об этому уже писал и Владимир и я в предыдущих постах.

По возможности я сам собираю герберы в cam. Там и маркировочку почистить по маске можно, и итоговую проверку на дрц прогнать, очень удобно.

Смотреть CAM выхлоп из под сапра всегда полезно - и свои ошибки отлавливать, и сапра. Однако составление заготовок под конкретное производство это задача manufacturing engineer-a, а не PCB designer-a- в противном случае это бессмысленно, а судя по тому что то творят многие творческие личности(здесь речь не о вас)- то и весьма опасно и вредно.

Вот о насущном.
Оказывается алтиум уже 2 года имеет эту фичу.
Прислали проект и просили найти, как это сделать, чтоб вернуть обратно. Иначе плата с браком пойдет. Зазоры 75 микрометров-- а тат разрешает до hole, доводить с таким же зазором. Отдельно до hole зазор не регулируется!!! Жуть.
Полчаса искал. Нашел-- теперь радуются.

Самое главное фича цепляется и к Via.
И при копировании Via в другой проект-- зараза передается.
В настройках VIA нет этого. Достать через свойства, инспектор, PCBLIB не возможно.
Посмотреть какие VIA PAD этим дерьмом не возможно.

Засада полная.
Подскажу как пользоваться только врагам.

Но свинью подложить можно, вредным людям.

Дада, уже много раз успел оценить - к слову одна из причин по которой не стоит тащить разводку из одного проекта в другой в альтиуме. У меня помимо обозначенного момента еще происходил периодически дроп правил по зазорам в отношении полигонов: проект сохранил, отправил/закомитил- далее это самое отправленное достаю из чужих закромов, открываю а там ультимативное говно началось - вообще неизвестные числа по зазорам возникли.

Ну Cam находит ошибки. Вопрос в том как исправлять.

А тащить-- как правило не тащить, а за основу берется.
Но в любом случае доверяй, но проверяй.

За прошлый пост, звиняйте. накипело. Когда есть явные ляпы, которых не видно, сложно найти и исправить.
Уже пронесло.
Главное 2 года назад уже присылали подобное на это. Но забыл.

Дык, это нормально- сам когда помню в первый раз нашел у себя то так полыхнул, что огни было видно с другого континента Главное- обнаружить как можно скорее пока не стало слишком поздно.



Да, и именно в нем собственно наиболее реалистично узреть такие вещи на не сильно поздних этапах- что касается исправлений, то тут зависит от проекта и методологии - но пока все одно магия.

А что мешает так:
Нажмите для просмотра прикрепленного файла
??
Со скрипом, но сделать можно.