Вопрос
Есть ли ссылки у кого по метастабильности(в идеале на русском)
и как с этим бороться

Проблема в следующем. у меня на входе 3 частоты, сморел осцилографом, вроде нормальные красивые
50Мгц 27Гц и еще строковая(не помню скока).
плис Spartan3
так вот через какое то время кадр сползает(верхний кадр внизу и наоборот, НО не по пол кадра, так треть к примеру и две трети). Сползаем сразу а не в процессе, а потом работаем стабильно с перевернутым кадром.
в общем мысль приходит грушить только на частоту.
есть ли еще какие нибудь "методы борьбы с частотами"?

Метастабильность - это состояние триггера, в котором может находиться после нарушения его временных параметров (времени предварительной установки, удержания и т.п.). Бороться нужно с помощью специальных схем - синхронизаторов. Читать здесь - http://www.sunburst-design.com/papers/



Судя по всему у Вас возникает проблема рассинхронизации частот. Т.е. разность фаз между тактовыми сигналами "плывет" и со временем это приводит к наблюдаемым Вами эффектам. Что касается борьбы с этим - многое зависит от схемы, в которой это происходит. Без подробного описания что-то конкретное посоветовать сложно.

Больше всего о метастабильности мне понравилось у Ховарда Джонсона. Он предлагает моделировать триггер как входной конденсатор и усилитель. В то время, когда триггер чувствителен к входному сигналу входной сигнал "заряжает" этот конденсатор. Если времени было недостаточно, то триггер в конце концов "сползет" к одному из известных состояний, однако это может занять сравнительно длительное время. Таким образом триггер будет находиться в метастабильном состоянии тем дольше, чем дальше от фиксированных значений находится его условный входной "конденсатор".

Это объясняет повышение вероятности метастабильных состояний с ростом частоты и необходимость установки более чем одного триггера в синхронизирующую цепочку при определенных частотах.

Касательно вашей проблемы - вероятнее всего у вас ошибка в логике. Потому как метастабильность имеет случайный характер, а у вас проявление сбоя всегда одинаково.

///////Таким образом триггер будет находиться в метастабильном состоянии тем дольше, чем дальше от фиксированных значений находится его условный входной "конденсатор".////
Тогда вопрос. Если после этого поставить еще один входной " конденсатор", почему он сразу сползает туда куда нужно?

а есть ссылка?



Ошибка оказалась проще во время инициализации сенсора, в результате чего он выдавал ерунду иногда(хотя не факт, пока проблема исчезла но может и вернуться), хотя я немного и поучаствовал в ошибке инициализации со стороны FPGA...

Просто он будет иметь больше времени для разрешения метастабильности. Потому на высоких частотах и ставят три и более триггеров в синхронизационную цепочку. Более того, триггера должны быть без дополнительной логики управления и расположены как можно ближе друг к другу. Количество триггеров в цепочке и MTBF определяются по специальным формулам, которые на практике использовать лень потому, если частота работы триггера далека от теоретически максимальной, то в большинстве случаев двух триггеров в цепочке достаточно.

В ASIC есть специальные ячейки у которых второй триггер имеет очень высокий коеффициент усиления входного каскада. Таким образом разрешая метастабильность более еффективно, нежели стандартные триггера в FPGA.

Когда я слышу слово метастабильность, я хватаюсь за ручку своего пистолета
А всё почему?Да потому что в 50% того,что мене говорили "у меня метастабильнось" оказывалось работой тригера на разваленном входным фронтом.Лечилось уменьшением частоты стробирования.
Вторая половина случаев- реальная метастабильность.В течение 1 или 2 дней. К исходу второго дня находилась схемотехническая ошибка и "метастабильность" пропадала
З.ы. сам с метастабильность ещё ни разу не встречался.Может потому что на входах по 2 тригера подряд ставлю....

А у меня было. Как вспомню, так вздрогну. ttp://electronix.ru/forum/index.php?showtopic=9087&st=0
Заодно и ссылка http://www.platan.ru/shem/pdf/st13-14.pdf

To irum4
Спасибо за .pdf. Впервые за 3 года прочитал что то внятное по поводу метастабильности.

Доброе время суток!!!!

Небольшой вопросик также по поводу метастабильности! ..Выпала такая задачка организовать самый что не наесть приславутый синхронизатор, т.е на его входы подаём асинхронный сигнал и клок, что самое интересно всё работает замечательно и отрабатывает как надо, но тут умные люди ткнули в одну теоремку под названием "General theory of metastable operation" от L.R. Marino (теорема о невозможности реализации надежного синхронизатора), могу показать файлик кому интересно, и там чёрным по белому написано, что если входные сигналы в систему приходят асинхронно, то метастатики не избежать!...ДА неужто я тут опровег эту теорему!? laughing.gif

Да щаз, опровергли. Если система отработала допустим год, и не было ни одного случая метастабильности за это время, то это вовсе не гарантирует, что это не случится в следующем году .

..т.е ет мне ток мне повезло что в проведённых экспериментах ничего не выявилось и в зависимости от используемых микросхем получим прост разные вероятности их появления??(..да и вообще каким образом тогда можно уменьшить эту вероятность..или возможно её вообще исключить??

Да. Повезло. Исключить вообще - если априори сигналы асинхронны и поступают на триггеры - никак. Понизить вероятность - ставить больше триггеров в цепочку один за одним. Если есть раздолье в схемотехнике - то например сформировать триггер с выходной защелкой с триггером шмитта. Он серьезно укоротит продолжительность метастабильного состояния. Или сделать отдельную аналоговую схему, выделяющую те моменты, когда фронты пришли с нарушением Tsu/Th, и сообщающую об этом.

Зверски интересно.

В последнее время проблема асинхронных сигналов появляется чуть ли не в каждой теме. Для практических нужд достаточно почитать документы вроде этих an042.pdf и xapp094.pdf. (ссылки позаимствованы из сообщений Михаил_K и des00) Откуда следует, что при определенных условиях для практических нужд можно пренебречь вероятностью ошибки из-за распространения метастабильного состояния дальше второго синхронизирующего триггера.

Конечно будет. но только на первом флип-флопе. Второй-то работает на том-же клоке что и первый. А выход из синхронайзера - это второй флип-флоп.

Спасиб Огромное всем за рекомендации, мнения и ссылки! Спешел фор Sefo эта теорема с док-вом ..выводами и т.д и т.п Нажмите для просмотра прикрепленного файла (странно но почему-то файлик в 1мб не крепиться сюда, чуть меньше делаем уже всё оке..хм).
Ну всё равно, Господа,..хоть убейте меня...не было я никаких цепочек из триггеров и уж упоси Боже) триггер с выходной защелкой с триггером шмитта и т.д но всё прекрасно отрабатывает и в любых случаях происходит либо возврат, либо переключение состояния. Могу поделиться этим шедевром..может кто научит уму разуму чего я тут в упор не вижу ...!

Выход аналоговой схемы куда подавать?

Ну, допустим, на асинхронный сброс синхронизатора.

Извините пожалуйста, а Вы уверены, что у Вас именно метастабильность? Может Вы просто где-то ошиблись при проектировании? (скажем когда распределяли функциональные узлы по тактовым регионам). Я делал FSM по обработке входных сигналов(возникающих случайно и с дребезгом) и познакомился с метастабильностью. Автомат попадал в ТАКИЕ состояния, в которые попасть не мог по коду теоретически. При этом повисал.(переставал реагировать на все входные воздействия). Дело было на V4FX. Вылечилось синхронизацией входных сигналов. ISE9.2 - Лампочка - VHDL-coding Examples-misk-Async input Sync output. Идея синхронизации заключается в том, чтобы разместить сдвиговый регистр в одном SLICE. Ваш случай больше похож на на ошибку обработки, поскольку пакеты, хоть и кривые но всетаки идут.

На асинхронный? То есть пусть лучше метастабильность с аналоговой схемы лезет через асинхронный вход синхронизатора?

Извините, но это бред какой-то. С аналоговой схемы лезет не метастабильность, а полноценный импульс, с длительностью, которая обеспечит на асинхронном входе выполнение требования по recovery/removal и min_pulse. В результате чего при опасности метастабильности триггер будет гарантировано жестко в нуле и гарантировано в метастабильность не попадет.

Пример такой схемы. Допустим имеем у синхронизатора Th 0.2 ns и Tsu 1 ns. Клок подается на одновибратор №1 с длительностью выходного импульса 0.3 ns, запускаемый фронтом. Данное подается на одновибратор №2 с длительностьтю 1.1 ns, но запускаемый и по фронту, и по спаду. Выходы одновибраторов объединяются по логическому И с гарантированным min_pulse 100ps. Выход элемента И поступает на триггер Шмитта, который убирает неполноценные импульсы в случае недостаточного пересечения импульсов на входе "И". Выход ТШ поступает на одновибратор №3, с запуском по фронту, с длительностью импульса, обеспечивающей соблюдение recovery, removal и min_pulse для асинхронного сброса синхронизатора.

Заодно этим сигналом можно взвести RS-триггер, показывающий, что случилось принудительное обнуление, и данные, если их там шина, могут быть недостоверны.

Хорошо , можно ли мне тогда в домашних условия получить метастабильность на выходе второго синхронизирующего триггера?
Возможно следующими действиями:
1. Использовать комбинацию мощного триггера с низким быстродействием.
2. Увеличить частоту опроса триггера. Уменьшить длительность периода тактовой синхронизации, так уж чтобы данные наверняка попадали в окно метастабильности.
3. Может быть сделать входные сигналы более пологими?

У кого кие мысли есть по такому поводу?

Возьмите симулятор, например HSPICE, возьмите какую нить стандартную либу на 0.18 или 0.25, чтобы в ней был .CDL нетлист, возьмите спайсы от этой же технологии, и поиграйтесь с каким нибудь триггером из этой либы в симуляторе. Выясните для себя очень много полезного, и достаточно, чтобы перестать задавать такие вопросы.

Если бы все было так просто!
Тогда бы схемы, убирающие метастабильность, в каждый FPGA ставили.
Но не зря говорят что метастабильность нельзя убрать ничем - только ожиданием в течение достаточного временем для сваливания схемы из метастабильного состояния в устойчивое. А все доморощенные схемы на самом деле дырявые.

В Вашей схеме дырка следующая.

Предположим что одновибраторы идеально-реальные. То есть они запускаются мгновенно, но на их выходе формируются реальные сигналы с конечным ременем перехода. В таком случае если переход данных произошел за 1.1 нс до клока - то входной триггер переключтся без метастабильности. Но что произойдет со схемой его сброса? На выходе элемента И сформируется короткий импульс неполной амплитуды. Если эта амплитуда совпадет с верхним порогом триггера Шмидта - на его выходе тоже сформирутся короткий импульс неполной амплитуды. Попав на вход одновибратора №3 этот импульс запустит его в метастабильном состоянии. Попав на вход сброса входрного триггера, это метастабильное состояние входа сброса переведет его уже в метастабильное состояние. Цель не достигнута.

Велика ли вероятность такого события? Мала. Но и задержки немаленьке. А так как если вспомнить, что вроятность восстановления из метастабильного состояния не зависит от количества промежуточных триггеров, завися только от технологии и полного запаса времени на выход из метастабильного состояния - схема явно не лучше простого синхронизатора с соответствующим временем задержки на быстрых триггерах, при том, что сложне.

Ну я все секреты такого блока тут открывать не буду Его симуляция на транзисторном уровне показывает, что такая ситуация принципиально невозможна. Общая суть в выборе параметров мощности выхода элемента И, входной емкости ТШ, порогов и коэффициента передачи без ОС усилителя, на базе которого построен ТШ и входного порога третьего одновибратора. В результате ни при каких условиях того, что подается на входы элемента И (реальных сигналов, а не идеальных) на выходе ТШ не может быть такого сигнала, который бы некорректно запускал третий одновибратор.

Другой вопрос - что наверное задач таких раз-два и обчелся, где недопустимо по задержке поставить второй триггер, вот в FPGA и не делают таких блоков. А в заказных ИМС я не первый такой, кто ваяет детекторы возможной метастабильности.


В том и суть схемы, что она не дает никакой задержки по анализируемой ей цепи. Это просто детектор, выдающий сигнал о том, что вероятно метастабильное состояние у синхронизатора. Площадь блока составляет примерно 45 гейтов, что обычно можно себе позволить.

Если Вы думаете что дела идут хорошо - значит Вы что-то не заметили.

Принципиально невозможно перевести сигналы из аналогового домена в цифровой без ненулевой вероятности метастабильности. Такой переходник - это всегда аналоговая система, описываемая нелинейным дифуром и обрабатывающая входные аналоговые сигналы. Цель - получить на выходе устойчивое логическое состояние. При этом схема непрервыно отображает пространство входного сигнала в (аналоговое) пространство выходного, и в этом выходном пространстве есть непересекающиеся области "устойчивый 0" и "устойчивая 1". При этом пространство входных сигналов разбивается на области, которые переводят выход схемы в 1 и 0. Если взять две точки на входе, лежащие в разных областях - точки отображения будут лежать в разных выходных областях. Если на входе их соединить непрерывной кривой, непрерывно изменяя параметры входного сигнала - он отобразится в непрерывную кривую в выходном пространстве. Эта кривая будет пересекать границу между 0 и 1, в которой находится зона метастабльности. Осталось рассмотреть, при каких параметрах входного сигнала это происходит



No comments.

Если Вы хотите обманными путями вытянуть из меня модель этой схемы, то у Вас это не получится

Я Вам только что привел "Теорему Олдринга о неизбежности метастабильности". Хотите - опровергайте.

И именно на том, что область неустойчивости (то, что между областями устойчивых 1 и 0) у одновибратора находится внутри области гарантированного перехода у триггера Шмитта (что означает, что если его выходной уже сигнал зашел в эту область, то при условии незначительного изменения входного сигнала ТШ он обязательно пересечет ее целиком), и построена эта часть узла. А незначительность изменения гарантируется емкостью входа триггера и мощностью выхода И.

Теорема Олдринга о неизбежности метастабильности равным образом применима и к триггерам Шмидта

У Вас в теореме есть, так сказать, отверстие. И находится оно в параметрах сигнала, при которых возникает метастабильность у ТШ. Да, принципиально можно подать на ТШ такой сигнал, который введет его в метастабильное сотояние. Но импульс напряжения, определенный как заряд конденсатора от нуля постоянным током, пауза и последующий его разряд током до нуля не является таким сигналом при правильно выбранном токе и емкости вне зависимости от времени заряда и разряда (пауза она примерно = const).

Никакой дырки нет. Теорема верна для любой схемы, описываемой в непрерывном времени нелинейным дифуром. По крайней мере с ограниченным состоянием. Каким бы ни было сложным её внутреннее состояние - применимость теоремы не изменяется.

Нужно ли мне напоминать, что у Вас нет инструментов, не описывамых на самом деле таким дифуром?

Хитрости с внутренней конструкцией могут только изменить ширину и положение зоны метастабильности по входу.

PS Специальным образом спроектированная аналоговая схема может только иметь меньшую постоянную вемени выхода из метестабильного состояния, чем стандартный тригер. Плюс к тому же детектор наверное может быть полезен если защелкнутый входной сигнал проходит через развесистое ногоуровневое логическое дерево: в этом случае схема детектора метастабильности имеет больше времени чтобы выйти из метастабильности и его уже стабильный выход можно использовать для блокировки записи результатов вычисления логической функции, в которой запас времени меньше чем у детектора на время распространения сигнала по дереву.

Ну вот вам конкретный пример. Схема во вложении. Питание 5 вольт. Операционник пусть по параметрам (скорости нарастания и GBW) LM324 или шустрее вплоть до идеального. На входе может быть одиночный импульс амплитудой 5 вольт любой длительности c любыми скоростями нарастания фронтов. Главное - все уровни только между 0 и 5 вольт. Вопрос. При каких диапазонах длительности и/или скоростей нарастаний фронтов входного импульса на выходе сигнал будет меньше, чем 0.8 вольт менее чем 100 мкс?

А ответ - при уровнях входных сигналов 0..5 вольт решения нету. Для того, чтобы оно было, спад входного импульса должен уйти с достаточной скоростью в достаточный минус, что невозможно по условию.

Вот идеального операционника - не надо. Схема должна быть дифференцируема. Характеристика идеального операционника недифференцируема. Поэтому приближение идеального операционника, тем более, с положительной обратной связью с идеальными резсторами, банально неприменимо для анализа метастабильности.

В любом случае выход этого операционника - еще не цифровой домен, а аналоговый. Цифровой домен - это когда время дискретно. Вот когда захотите перейти в цифровой ломен и посмотреть, нет ли таких входных сигналов, при которых в заданном временном отрезке (сетап-холд) выход операционника оказывается вне диапазонов логических уровней - начнется самое интересное. Но не факт, что при этом сигнал на выходе операционника окажется хоть на небольше время меньше 0.8 вольт - вот это уже может оказаться невозможным. Действительно, могут не существовать входные сигналы, формирующие два полноценных логических перехода за заданное время, поэтому для _второго_ перехода теорема окажется неприменима - но достаточно метастабильности первого, если только существуют входные сигналы, позволяющие сформировать первый логический переход.

Ну вот не надо этого, дискретного времени. Вся цифровая схема целиком работает в непрерывном времени, и анализируется тоже в нем.

Вы тут уже юлить начинаете. Суть в том, что если случился первый переход через порог, то в данной схеме при данных условиях из-за ПОС сигнал обязательно уйдет значительно ниже порога вплоть до какого-то Vmin, и выйдет из зоны ниже порога, не ранее чем через заданное время. Этого условия достаточно, чтобы избежать распространения метастабильности дальше компаратора с каким либо напряжением, меньшим указанного порога, и большим Vmin. На его выходе либо будет ноль, либо импульс с длительностью, не меньшей какой-то минимальной. И никаких "полуимпульсов".

Метастабильность - это когда в заданом промежутке времени аналоговый сигнал, рассматриваемый как логический, оказывается вне стабльных логичесих уровней. Без задания этого отрезка времени и стабильных логических уровней говорить про "метастабильность" смысла не имеет.




Не достаточно. См. начало моего ответа. Если через 100 мкс задан интервал времени длиной в 1 микросекунду, внутри которого выход компаратора должен быть стабильным 0 или стабильной 1 - то существует ограниченный входной сигнал, который приведет выход _реального_ компаратора с ограниченной скоростью нарастания выхода в зону неопределенности как раз в заданный интервал времени в районе 100 мкс. И таких сигналов много - можно врьировать любой непрерывный параметр входного сигнала, влияющий на окончательный переход 0-1.

PS Боле того, даже просто ограничение скорости нарастания выхода компаратора еще не делает его достаточно реальным для применения Теоремы - его выход еще не зависит непрерывно от входа. Матрица дифура в пространстве состояний должна быть непрерывной, то есть усиление тоже должно быть ограниченным. У всех реальных компараторов усиление ограниченно.

Вы тут мозги-то не запудривайте. Вы на конкретный вопрос ответьте, заданный выше. Существует ли такой входной сигнал для той схемы, приведенной выше, являющийся импульсом любой длительности с любыми по крутизне фронтами, ограниченный снизу уровнем 0 вольт, начинающийся от уровня ноль вольт, достигающий любого уровня, но не более 5 вольт, и возвращающийся к 0 вольт, который привел бы к тому, что: a) напряжение на выходе опустится ниже уровня 0.8 вольт. б) напряжение на выходе, после достижения порога 0.8 вольт, не опустится пусть... до 0.5 вольт, и в) после этого не продержится на уровне <= 0.5 вольт хотя бы 100 микросекунд. Я ответ точно знаю, что при реальном операционнике LM324, и реальных резисторах и конденсаторах такого сигнала не существует. С этого разработка того блока и начиналась. А отсюда следует, что при условии, что за зону стабильного нуля принимает <= 0.5 вольт, а зону стабильной 1 >= 0.8 вольт, при входном воздействии импульсом указанного вида, эта схема не имеет метастабильного состояния на выходе. За допустимое время нахождения в нестабильной зоне для данной схемы можно взять, к примеру, 10 микросекунд (реальное время прохождения зоны нестабильности при самом неприятном входном воздействии около микросекунды). Таким образом, если с предыдущего каскада приходит именно такой сигнал, и никакой другой, то на выходе схемы метастабильности быть не может. И, заодно, эта схема сама является тем самым 3-им одновибратором, формирующим импульс сброса синхронизатора.

Сергей, успокойтесь. Никто Вам мозги не парит. Вы просто не понимаете. Дело в том, что не важно, существует такой сигнал или нет, как Вы спрашивате - важно, что Вы заблуждаетесь, когда думаете, что одной гарантированной минимальности длительности импульса сброса входного триггера достаточно, чтобы не пролезла метастабильность в цифровую схему, которую эта схема сбрасывает. Еще нужно, чтобы этот имульс сброса первого триггера не пришел слишком поздно перед сэмплироанием входа вторым, а Ваша схема это гарантировать с нулевой вероятностью не может.

Другое дело, сколько наносекунд или микросекунд достаточно для того, чтобы метастабильность никогда не увидеть в реальности. Выход из метастабильности происходит по экспоненте, постоянная времени определяется усилением положительной обратной связи линеаризованной модели вблизи нестабильной траектории, 50 сигм, к примеру, более чем достаточно, чтобы эту метастабильность никогда не увидеть. Только подозреваю, что за эти 10 микросекунд ожидания для обычного цифрового триггера пройдет гораздо больше 50 сигм - так зачем городить дополнительно что-то?

Да нет, я-то как раз все это понимаю, а Вы забываете условия, при которой работает схема. Я говорю про предыдущие каскады, формирующие импульс ее запуска. Она, эта схема, гарантирует импульс сброса именно до семлирования выхода вторым триггером. Более того, второй триггер с этой схемой не нужен, можно сразу ветвить в логику выход первого, так как он будет 100% в нуле при любой опасности метастабильности, и занулится он через задержку, определяемую суммой времен распространения через одновибратор №1, запускаемый клоком, элемента И и данного триггера Шмитта. Это время очень невелико в реальной схеме, которая отнюдь не на LM324. Таким образом импульс сброса не может поступить раньше фронта клока, что гарантирует защелкивание текущего состояния триггера следующими каскадами, и его длительность рассчитана так, что он закончится за достаточное время до прихода следующего фронта клока. И, так как сброс асинхронный, то он произойдет практически мгновенно (относительно периода клока) после фронта клока, на котором обнаружена опасность метастабильности, и (я думаю Вы знакомы со схемами CMOS-триггеров) независимо от того, в каком состоянии триггер находился, включая метастабильное.

10 микросекунд и LM324 это лишь для примера было, реальный цифры там совсем другие.

Хорошо.
На самом деле, если рассматривать длительность импульс на выходе компаратора как логический сигнал, импульс с уровнем < 0.8 вольт длительностью > 100 мкс - это логическая единица, импульс не пересекающий уровень 0.8 вольт - это логический нуль, если импульс пересекает 0.8 вольт но короче 100 мкс - это метастабильное состояние, то согласно Теореме Олдринга о неизбежности метастабильности такая метастабильность неизбежна, если только использовать в Вашей схеме достаточно реалистичную модель компаратора. Достаточно реалистичная модель компаратора наврное должна иметь ограниченное усиление и собствнную передаточную функцию.

Подумайте хорошенько над своей аргументацией "невозможности" где там прокол. Я тоже попробую придумать такой сигнал.

Не совсем так, разные вещи в одну кучу перемешали. 100 мкс не относится к понятию метастабильности для этого каскада. 100 мкс - это подразумевается (условно) минимальная длительность импульса сброса для сбрасываемого синхронизатора, которая обеспечит ему гарантированный сброс из любого состояния. Т.е. схема на LM324 гарантировано выдает единичный импульс такой длительности при самом худшем входном сигнале из возможных, приводящем к появлению единицы вообще.

А определения логического нуля и единицы для выходного сигнала той схемы на LM324 следующие (я уже писал): Единица - все, что меньше 0.5 вольт, ноль - все, что больше 0.8 вольт, все, что 0.5...0.8 - это нестабильная зона. И допустимое время нахождения в ней пусть будет 10 мкс (с пятикратным запасом взял, реально нет такого входного импульса, при котором эта зона проходилась бы дольше (по памяти) 2 мкс. И нет такого сигнала, при котором выход, уйдя ниже 0.8 вольт, не дошел с этой скоростью ниже 0.5 вольт, оставаясь после чего там менее 100 мкс. Модель компаратора - возьмите самую что ни на есть реалистичную модель компаратора например LMV331, на положительный вход которого подается 0.65 вольт, а на отрицательный - сигнал с выхода LM324 той схемы. С выхода компаратора идет логический сигнал с TTL-уровнями и со всеми параметрами нулей и единиц этого стандарта.

Я просто привел Вашу схему к условию Теоремы
Если есть импульс меньше порога длительностью больше 100 мкс назвать "логическая 1", а импульс, не пересекающий порог - "логический нуль", тогда можно назвать импульсы, пересекающие порог, но короче 100 мкс "метастабильными" и воспользоваться Теоремой для доказания существования искомых параметров входного сигнала, порождающих такой импульс, пересекающих порог, но короче 100 мкс.

Более того, можно ограничиться рассмотрением только прямоугольными 5-вольтовыми импульсами варьируемой длительности. В принципе качествено понятно какая должна быть длительность такого импульса чтобы породить ороткий импульс на выходе. Ну и понятно в чем главная сложность расмотрения такой схемы.

Главная сложность - что постоянная времени входной RC-цепи более чем в 100 раз превышает длительность короткого импульса. Сложно анализировать схему если постоянная времени выхода из метастабильного состояния заметно превышает время пересечения уровня 0.8 вольт на выходе - так как выход компаратора должен пересечь уровень 0.8 вольт, после чего быстро вернуться обратно и с постоянной времени выхода из метастабильности уйти вверх. И сложно, кстати, её моделироать с целью обнаружить зону етастабильнсти, так как 100 сигм сильно превышают возможности дабла, да и spice вряд-ли интегрирует с требуемой точностью. У Вас ведь вряд-ли 100 сигм в реальной схеме?

С другой стороны, вначале длительность входного импульса должна быть такой, чтобы пик импульса на RC цепи на входе оказался как раз в момент, когда разность на входе компаратора близка к нулю, чтобы потом эта разность оставалась близкой к нулю все время пока выход компаратора не снизился до 0.8 вольт, это соответствует уменьшению напряжения на входном RC на величину порядка 0.1 вольта, после чего метастабильность компаратора должна разрешиться уходом разности напряжений на входах компаратора в плюс за достаточно малое время, чтобы выход компаратора оказался под уровнем 0.8 вольт меньше 100 мкс. То есть прицеливаться нужно достаточно точно, но прицелиться думаю реально.

Нет, прицелиться не реально, по той причине, что постоянная времени положительной обратной связи выбрана такой, чтобы ни при каких условиях входного сигнала выходной не попал в метастабильную зону (я в принципе согласен с Вашим определением про мин. 100 мкс). Как только сигнал на отрицательном входе ОУ пересек порог (плюс нечто, определяемое коэффициентом передачи опера, комплексным), который подан на положительный вход, выход ОУ тоже пересекает этот же порог, и начинается необратимый процесс переключения, необратимый потому, что ПОС изменяет порог значительно быстрее, чем при любых входных воздействиях может измениться сигнал на отрицательном входе. И условие "<0.8 вольт" как раз то самое 100%-ное условие необратимости, взятое с серьезным запасом. Таким образом, даже если сигнал на отр. входе уже пошел "в обратную сторону", то он никак не догонит изменяющийся порог. И догонять он его будет в любом случае больше 100 мкс, что и обеспечивает отсутствие метастабильного состояния.

А вот в обратную сторону - если, допустим, входное напряжение дошло вверх до порога срабатывания, затем начался спад, этот спад дошел почти до порога срабатывания в обратном направлении, и тут начался опять заряд - да, будет метастабильное состояние. Но - в общей схеме его опять же не может быть, так как импульсы на входе представляют собой именно одиночные импульсы, не гарантировано, что имеющие полный размах в плюс, но гарантирующие достаточный разряд входной емкости для полного возврата данной схемы с ПОС в исходное состояние.

Во-первых, переключение начинается не в тот момент, когда выход ОУ пересекает порог, а сразу же. Как только выход поехал вниз - вход тоже поехал вниз.

Во-вторых, этот процесс вовсе не "необратим". Переключение может занять довольно много вемени, когда диффнапряжение на входе ОУ будет оставаться вблизи нуля, а выход будет следить за напряжением на RC цепи с коэффициентом усиления 21. Это состояние компаратора и будет типичной метастабильностью, сложность только в том, что эта метастабильность должна прожить достаточно, чтобы выход ОУ дошел с 5 до 0.8 вольт, а потом все-же метастабильность разрешилась вверх. А постоянная времени выхода из этой метастабильности определяется видимо ведущим полюсом ОУ, то есть доли микросекунды. Слишком много сигм дается для выхода из метастабильности, а так как процесс неустойчивый - любой симулятор вывалит ОУ из метастабильности с огромной вероятностью раньше из-за ошибок округления.

В том и суть, что необратим. После того, как выход ОУ упадет ниже порога + дельты. А пока он еще обратим - выход всей схемы находится в стабильном нуле, и эта болтанка от порога до питания никого не трогает.


Да, для ОУ это может и будет типичной метастабильностью, но нам то какое до нее дело, так как для принятого определения логического нуля на выходе схемы - как выходное напряжение >= 0.8 вольт, это метастабильностью не будет, это будет стабильным нулем. А если выходное напряжение все же упало в процессе переключения до 0.8 вольт - то при этом есть 100% гарантия, что процесс переключения уже необратим - через резистор R5 порог уменьшается значительно быстрее, чем может уменьшится входное напряжение, и диф. напряжение в результате растет, а не "болтается около нуля".

Как это "в нуле"? Выход ОУ при этом падает с +5 до 0.8 вольт, отслеживая и усиливая падение напряжения на RC. Так как условие обратимрости - нулевое диффнапряжение, то совершенно не важно где у ОУ плюс, где минус. По крайней мере для качественной оценки.



Да нет, это заблуждение, что "гораздо быстрее" Скорость падения напряжения на выходе ОУ в первом приближении пропорционально диффнапряжению на входе ОУ. То есть какое надо - такое и будет, все зависит от прицеливания. 0.8 вольт ничем не выделяется - у Вас делитель с выхода ОУ на половину питания с K=21. Иначе говоря, для выхода ОУ никаких порогов нет, они есть только для входа. Но весь процесс происходит пока RC падает между верхним и нижним порогом, метастабильность должна разрежиться когда RC еще не дошел до нижнего порога.

А так, "в нуле". За ноль на выходе у нас принято все, что >=0.8 вольт, и +5...+0.8 вполне попадают под определение "нуля".
Пороги у выхода - ЕСТЬ. Они заданы в ТЗ. Все, что больше 0.8 вольт, принимается за ноль, все, что меньше 0.5 - за единицу.
А условие обратимости - это отнюдь не нулевое дифнапряжение, а непревышение скорости разряда входной емкости опера через R5 скоростью разряда C1 входным сигналом, т.е. фактор, говорящий об отсутствии уменьшения дифнапряжения (не по модулю, а в смысле увеличения в сторону отрицательных значений). Как только выход опера достаточно уйдет вниз относительно входа - через R5 начнется разряд входной емкости ОУ нарастающим напряжением с выхода ОУ, превышающий по скорости физически возможную скорость разряда C1, что приведет к дальнейшему уменьшению напряжения на положительном входе ОУ, следовательно к дальнейшему увеличению дифнапряжения в сторону отрицательных значений, а значит и дальнейшему уменьшению выходного напряжения ОУ вплоть до его насышения около нуля вольт. И только через определенное время после насыщения продолжающийся разряд C1 может запустить обратный процесс.

Короче - Ваша теорема накрывается медным тазом по одной лишь простой причине, что моя система не описывается одним дифуром, а состоит из двух последовательно соединеных систем, выход первой ограничен, причем так, что из-за этого ограничения вторая система не может попасть в свое метастабильное состояние из-за невозможности формирования первой системой такого сигнала, который ее туда введет. Таким образом данная система просто не попадает под действие теоремы.

И мне вообще надоело доказывать работоспособность схемы, применяемой для этих целей уже лет так 20-30 (а наверное и больше). Я лишь сделал одну из конкретных реализаций на кристалле... А не теорию придумал. Короче - давайте конкретный рассчет для этой конкретной схемы - при каком входном сигнале произойдет невозможное.

Хорошо, вот когда напряжение на выходе ОУ станет 0.79999999999999 вольт а потом пойдет обратно - это и будет "метастабильность".

На самом деле не важно, сколько в ОУ емкостей. Их разряд и заряд происходят непрерывно. Описываемый Вами процесс разгона - это процесс сваливания системы с неустойчивой траектории. В какую сторону он пойдет и за какое время накопятся заметные отклонения от неустойчивой траектории - зависит исключительно от точности прицеливания. Существует параметр прицеливания, при котором система будет следовать по неустойчивой траектории бесконечно долго, по крайней мере при отсутствии шума.



Вы слишком самоуверенны
Эта теорема не может быть опровергнута для систем, дифференцируемых вблизи траектории.

Если первая система - RC, а вторая - ОУ, то параметр прицеивания, выводящий ОУ на неустойчивую траекторию вблизи экспоненты разряда RC, и формирует тот ограниченный сигнал, который переводит вторую систему в метастабильное состояние.

При этом Ваша полная система прекрасно описывается системой нелинейных дифуров. Потому что каждый диод и транзистор в ОУ описывается такой системой. В Вашей системе нет ни одного недифференцируемого компонента, а если бы был - это бы лишь означало неадекватность модели для анализа метастабильностей.

Это Вы ее еще докажите сначала. Прежде чем кто-то будет опровергать это доказательство.

В общем - приведите конкретный сигнал, удовлетворяющий необходимым для корректной работы схемы условиям (они были описаны, это одиночность импульса и ограничение 0..5 вольт), который введет ее в метастабильное состояние, под которым понимается нахождение выхода в состоянии <0.8 вольт менее, чем 100 мкс. Модель операционника на Ваш выбор, лишь бы достаточно быстродействующий и с достаточным коэффициентом усиления без ОС. Для упрощения рассчетов - шумов нет, нигде и никаких. А то они имеют такую злую особенность, выводить схему из метастабильности раньше времени. После чего и продолжим разговор, который сможет перейти из пустого сотрясания клавиатур в конструктивное русло.

PS. И не надо переворачивать с ног на голову системы - первая система - это выход элемента "И", вторая система - схема, приведенная мной. И невозможность метастабильного состояния на выходе схемы (а не внутри нее в отдельных ее деталях и точках) определяется тем, что выход элемента И не может дать отрицательного напряжения, необходимого для ввода схемы на опере в метастабильность.

Ну так давно уже доказал. Но Вы почему-то не поняли доказательство. На самом деле доказательство не сложнее простейшей теоремы из матана о нуле знакопеременной непрерывной функции.



Приведите более реалистичную схемую Ситуация, когда в схеме есть миллисекунды для зарядки конденсатора детектора метастабильности, технология позволяет использовать "достаточно быстрые операционники", и при этом возникает вопрос метастабильности, мне представляется верхом надуманности. Искомый прицельный параметр в таком случае тоже существует, но вот прицеливаться в возрастающей экспоненте на тыщу тау вперед я, действительро, не умею.

Шумы, кстати, делают процесс выхода из метастабильности менее детерминированным, затрудняя прицеливание, но к уменьшению постоянной времени выхода из метастабильности приводить не могут.



Первая - это элемент И? У Вас есть элемент И не состоящий из транзисторов и не описываемый системой нелинейных дифуров?
Заблуждаетесь - отрицательные напряжения там не нужны - достаточно положительного импульса чуть-чуть выше верхнего порога.