http://www.altera.com/products/devices/cyc.../cyiv-index.jsp

ИМХО даташит липовый, уж слишком бьеться с даташитом на третий сыклон, особенно во всех времянках. Куда делись срезанные 25нм? Ушли все на снижение потребляемой мощности ? Как то не вериться что альтеровцы не пытались поднять частоты %)

ЗЫ. Нет больших чипов в выводных корпусах, а так хотелось 40ку в TQFP144/PQFP240 %)

С буквой E тот же самый улучшенный CycloneIII, упор сделали на GX
Причем для E мне пока непонятно про vccint = 1В - стр.11-2 табл.11-2 Volume 1, а в vccint = 1.2В - стр.1-4 табл.1-3 Volume 3
Также для EP4CE6 по сравнению с EP3C5 увеличили число ячеек, но уменьшили размер внутр.памяти и число множителей на 8 шт.
Вывод: м.б. с буквой E будут стоит дешевле чем аналогичные третьи

Ну, если то что написано на сайте о норме равда (60nm), а не 40 и не 45, то понятно почему бьет - норма почти та-же, отличия
минимальны...
Смахивает на то, что чуть подшаманили 3-й циклон и это выпустили.

хмм, странно вчера ночью читал вроде о 40 нм технологии. Заработался наверное, тогда вообще не могу понять зачем нужен сыклон IV E. Ну да сделали питание ядра не 1.2В, а 1. Но при этом в выводных корпусах больших чипов нет, если сравнить линейку 3их и 4ых, то в 4 ых немного меньше логики, умножителей, памяти. Даунгрейт какой то...

Cyc IV серия E по таблице практически полностью дублирует Cyc III.
Может быть маркетинговый ход: "вот Вам новое семейство "Cyclone IV, Lowest Cost", если хотите, переделывайте свои проекты под него, а не хотите, покупайте те же Cyclone III по старым же ценам".

Насчет GX: порадовали, но судя по таблице с ресурсами - сделали так, чтобы новые чипы попали в разные ниши с Arria II GX.

Пока не ясно, когда будут киты под это семейство и первые чипы.

А может это в нем стоит залоченное пока ядро MIPS32/64 тогда что то проясняется %)

Да уж, ну и чипы (: До спартанов 6 им как до луны на велике. Трудно было сумматор к умножителю прикрутить? В спартанах, кстати, планируются ARMы, соглашение они заключили.

Ну, в анонсе написано:
Production shipments of the EP4CGX15 and EP4CE115, the first Cyclone IV GX and Cyclone IV E devices respectively, will begin in the first quarter of 2010. Budgetary pricing for the smallest devices, the EP4CE6 and the EP4CGX15, will start as low as $3 and $6 respectively for 250K unit quantities in 2010.
Киты наверное примерно в то-же время появятся.
Остальные чипы видимо на квартал позже...

очень даже может быть, но как уже говорил на хилые вернусь ну за очень большие деньги, мне мои нервы дороже %) а по поводу сумматора ну такая у альтер политика %) да и нужен он не всегда. на третьем сыклоне я (a + jb)*(c + jd) на 100МГц за такт считаю, мне больше не нужно %) да и процы не всем и не всегда нужны %)

Поддерживаю. Последние 2-3 года Альтера бодро топчет хилых - и по топовым кристалам, и по среде разработки - QuartusII и хилый ISE - две боольшие разницы. Свомим глазами вижу как вокруг меня даже отъявленные ксалинисты начинают потихоньку переползать на альтеру.

Констрейнить дизайн надо в planahead, тогда время имплементации в разы сокращается. А в остальном я особой разницы не заметил, по мне ISE удобнее.

По топовым может и топчет, а по младшим, ИМХО, завал абсолютный - 6-ой Спартан с GTP уделывает Циклоны (и даже кое-где Arria GX) полностью. Недаром же так быстро вывалили 4-ый Циклон - сыроватый он какой-то. 10 лет пользуюсь альтерой, но сейчас нужно заменить решение "проц+FPGA" на "один FPGA", и стоить это должно менее 50$ за одну штуку. А если у FPGA будет PCIe и еще GX/GTP то вообще будет счастье. Так вот, кроме Спартанов пока ничего не вижу - чтобы GX/GTP да за разумные деньги. Плюс еще встроенный контроллер DDR2/DDR3 памяти на 800Мbps. Так что - увы, "заядлый альтерщик" в моем лице, скорее всего переползет на ксайлинкс (пугают, правда, глючностью "исей", но сам пока не пробовал - своего мнения нет).
Еще интересны альтеровские цены. Тут озвучено $6 за EP4CGX15 - насколько это реально? Аналогично в другом анонсе озвучены $15 за младшую Arria II GX при партиях 100К в 2010-ом. При этом сейчас самая дешевая Arria I GX стоит от $170 (при покупках ~100шт). Спартаны 6-ые и киты к ним уже доступны (но очередь до января ), 6SLX45T уже доступен сейчас по $90, 6SLX25T будет поначалу ~$60. В любом случае, Альтера к процессу подключилась - цены на чипы с GX/GTP станут "человеческими"

если бы в жизни все было идеально, было бы скучно жить %)



как сделаете отпишитесь по софту, может быть за 3 года все кардинальным образом изменилось и исе/чипскоп повернулись к людям передом %)

Просто их обоих (A и X) в low cost / low power + GX уже давно вдупель уделал Lattice по всем параметрам. Вот теперь и выкручиваются на скорую руку кто как может

Да подкосила меня альтера сейчас этим 4-ым циклоном - переход на ксайлинкс не совсем уже однозначным выглядит. С одной стороны, спартан 6 очевидно получше и уже есть на рынке в наличии, с другой - Циклон, Квартус - "свои, родные, проверенные". Пока впал в состояние "ослика Буридана" - буду думать.
А цены Альтера анонсирует классные - на EP2AGX50 заявила 50$ в партии 25K. А партиями порядка 100 на своем сайте сейчас продает по $370. Получается что их анонсы на x7.5 умножать надо - и $6 за EP4CGX22 вполне превратяться в $50 "на базаре". Что сравнимо с базарной ценой XC6SLX25T - ~60$ сейчас "с пылу с жару" и с ценами чипов от Lattice.

Мне вот интересно, а что ответит латис. Если учесть, что их недорогая ECP2/M с GX-ами существует уже давным-давно, а сейчас уже пришла ECP3. Мне кажется, что A с X "забодались" друг с другом в топах, просто "забив" на этот рынок "мелочи". А теперь наверстывать-то будет сложновато. Вот например LatticeXP2, альтернативы которой и так ни у А ни у Х нету, да еще и с трансиверами очень бы не помешала Сейчас же 4-й циклон это какая-то слабая потуга потягаться с ECP-шками.

ЗЫ. Когда-то заядлый альтерщик я... Пока латис не нашел. Альтера теперь только для прототипирования асиков осталась...

Инетерсные фичи в новом квартусе - Rapid Recompile и Initial Support for VHDL 2008. 20% убыстрение сборки выглядит многообещающе. Добавление VHDL 2008 практической ценности пока не несет, но выглядит забавно. Особенно на фоне ISE, который до сих пор, если мне не изменяет память, не осилил SystemVerilog.

ну если тут ксайлинский софт хають, то от латтисовского наверно вообще кондратий хватит

а эта идея вставления трансиверов во все подряд мне лично не нравится ,

все таки отставание по плисовой части у латтиса очень значительное - XP2 это вобщем-то спартан 3Е (по крайней мере, мои спартанские (3Е - это год 2003-2005 вроде бы) проекты в XP2 очень с трудом лезут - и времянка и распределение ресурсов кривое (упоминавшийся уже недостаток триггеров в архитектуре))

если бы ксайлинс альтера мозги не трахали, а сделали бы ОТР ключики (AES-128) в дешевых семействах - это было бы кул

------------------------------

ну и непонятно, почему циклон 4 старшие рвут спартаны 6?
140К флип-флопов против 180К

---------------------------

а по поводу супер квартуса - для больших кристаллов ситуация препоганейшая - начинает валится при достижении проекта некоторой величины практически с 95% вероятностью -
сейчас есть очень неприятная ситуация с этим - приходится шаманить, время терять - вот он сутки пыхтел пыхтел и сдох на фитере - с бубном попрыгал и перезапускаю снова... печально

у ксайлинса такого не видел

В Spartan-6 есть OTP. Правда, не в самых дешевых.

Я не знаю конечно, что у вас за проект и на какой машине пыхтит сутки, но у меня Stratix IV GX230 основательно забитый компилится за 3-5 часов, и не падает почти никогда. Так что видимо дело в настройках. Хотя Квартус я не защищаю - у него есть и плюсы, и минусы по сравнению с ISE.

о, уже вышел
на семинаре месяца полтора назад говорили, что к новому году выйдет и говорили, что 45нм будет, и что 3.3в уберут

У меня пока что все проекты лезут в XP2 со значительным запасом по скорости. PLL-ка вполне приятная в нем, почти не хуже альтерской. Так что я отставания не вижу. Возможно при решении DSP-задач от альтеры оно и отстанет, и серьезно, с ее арифметикоориентированностью, но это не моё. А зато вот внутренняя защищенная флеш, причем на том же кристалле, что и фпга, это отрыв от конкурентов на порядок. Никакая OTP с AES-ключем не заменит ПЛИСы в корпусе 8x8 мм с внутренней защищенной флеш. Да и XP2 довольно старое семейство. Я все же надеюсь на выход чего-то посвежее в этом секторе, особенно после выхода C-IV. Сейчас они ECP3 сделали... Что следующее?


Да, не квартус конечно, но работать в синплифае вполне нормально, в соседнем десктопе имея левер, который там сам по себе делает PAR по мере надобности. А вот его итеративный подход к PAR, и наличие congestion-driven PAR - это плюс перед альтерой. Как бы встроенный сразу DSE.


Про ISE не знаю, а вот синплифай тоже валится на неких конструкциях из конструкций. Причем именно какая-то совокупность конструкций языка, распределенных по всему исходнику, валит ее маппер. Думаю все этим где-то грешат. То, что квартус валится я тоже сталкивался, особенно при локнутых партициях и инкрементальном фиттере - кстати относительно недавняя фича, возможно и сыроватая. И особо большой проект не нужен, я квартус ронял на 12К-лутовом циклоне. Просто надо уметь Кстати - ронял хитрой совокупностью асинхронно-синхронной схемы с гейтированными клоками и пачкой констрейнов вокруг... Т.е. не количеством, а качеством :D

Почему? Понятно, что количество корпусов больше, но по защищенности почему не заменит? Кроме меньшего числа копусов плюсов не вижу.

По защищенности не заменит потому, что защищенность встроенной on-chip флеш-памяти, которая докучи заAESена, априори выше, чем защищенность заAESенной внешней памяти и априори выше, чем защищенность памяти "chip-on-chip". Так как для того, чтобы выдрать поток для декриптования из on-chip флеша, надо еще "расковырять" чип. Для "chip-on-chip" тоже расковырять, но расковыривание на пару порядков проще, а для внешней - просто взять, выпаять и считать.

Хотя я в своем посте имел в виду именно миниатюризацию - наличие ПЛИС с внутренней защищенной памятью в корпусе 8х8 миллиметров. И про степень защиты ничего вроде и не говорил.

Поставил quartus 9.1 и в нем не нашел Cyclone IV E только GX

далась вам эта защищенность
у меня проблемы с точностью наоборот - были бы такие МС чтобы никакой защиты в них не было и ими можно было всегда за наружные ножки в себя привести

что для одних достоинство - для других жуткое дело

Да таких сколько хочешь. В которых нет программируемой внутренней постоянной памяти вообще, и которые грузятся с наружней ПЗУхи. Что ПЛИСов, что процессоров таких пруд пруди.

Любую FPGA можно за ножку INIT привести в себя, с защитой это никак не коррелирует.

И, вдогонку, любую (из известных мне) ФПГА с внутренней флеш всегда можно стереть через JTAG.

Несогласен. Самый сложный "замок" (AES) все равно "не открыть", поэтому где находится память и есть ли возможность снять шифрованый поток - неважно. В качестве примера приведу общение через интернет - при передаче шифрованых сообщений никого не волнует через какие хосты он идет и какие возможности по обработке у этих хостов есть. На секретность сообщений это не влияет.


Просто Вы упомянули что память защищенная и я так понял, что упор был и на это.

А я не согласен с Вами. Чисто математически наличие внутренней защищенной памяти повышает стойкость системы к взлому при одном и том же шифровании потока. Возражения принимаются исключительно математическим доказательством неверности моего высказывания.

Докучи ключик всего-то 128 бит, и выковырять их с чипа мне представляется значительно более простой операцией, чем выковырять оттуда еще и весь массив данных.

Чисто математически соглашусь с Вами, но чисто практически, повышение стойкости за счет расположения на кристалле, считаю весьма незначительным по сравнению с AES.

Докучи, если есть возможность снять данные с чипа, то будет неважно 128 это бит или несколько мегабит (один хрен не в ручную).

Зато будет ОЧЕНЬ важно, снимать два массива с разных блоков памяти, или один. Так как разбираться в том, где же та точка, с которой можно что-то снять, придется именно вручную.

если говорить о флешовых fpga (которые сами себя грузят) то тут начинаются всякие защиы не только от слива но и от залива и тенденция сейчас такаяи в fpga и мк - в результате возникают проблемы что устройства сами себя могут заблокировать и никакие init не помогают для перепрограммирования
сейчас в этом наблюдается тенденция
и микросхем в которых все можно - становится все меньше и меньше

как правило сейчас чтото стартует внутри из флеш и потом начинает раскручиваться

вот в этом моя и беда


я не говорю что нет кристаллов в которых пока все нормально - я говорю что их все меньше и меньше
типа интелектуальность повышается - но от этого возникает горе от ума

мне бы все с точностью на оборот чтобы все было тупо

Нука-нука, и какая же это ФПГА защищена от залива? У известных мне флешовых (это LatticeXP, LatticeXP2, MAX-II) защиты от залива нет, и есть внешние ноги, которыми можно отключить автостарт из встроенной флеш. А через JTAG вообще можно сделать всегда и все.

вы читаете что я пишу ? - идет ТЕНДЕНЦИЯ - на мк тоже все начиналось с этого
сначала защищали только слив - а теперь и запись защищают
а начиналось точно также- вот я этого и опасаюсь - кому защита благо - а кому и вред
чтото можно было отключить - а теперь в некоторых ничего нельзя сделать
и не только в МК - но и в обычных микросхемах - тех же видеосенсорах
очень часто нет ножки RESET !!!


просто таких как я очень мало - и мне эта защита только вред
а вам может защита и нужна для чегото - и вам она в радость

Повторю Вашу фразу:



И свой вопрос - и в какой же именно флешовой ФПГА это "начинается"?

ошибаетесь - после установки ключа в ХР2 можно залить только закриптованую этим ключем, некриптованую в этот кристалл не залить
это один из плюсов, имхо

а мое пренебрежение защитой флаш, и предпочтение защиты криптованием вызывается двумя фактами
1) в более менее серьезных проектах багов (мелких или крупных) не избежать, а основная идея бизнеса - тайм-ту-маркет, поэтому пока все вылижешь, продукт будет никому уже не нужен. поэтому апдейты прошивки штука важная. можно конечно хитрить - делать какую-то внутрисистемную процедуру прошивки в самой ПЛИС (самый правильный, имхо, вариант - тот же АЕS с ключем ) ), но это и время и деньги (ресурсы ПЛИС)
а посылать мальчика с ноутбуком к клиентам или отзывать приборы, имхо, маразм

2) ПЛИС позволяет очень привлекательную модель бизнеса реализовать - продаются приборчики дешево с базовой прошивкой (минимальный набор фич), а потом по тырнету можно докупить функции (другое ПО/прошивка ПЛИС)

то есть по любому прошивка ПЛИС доступна для риверс-инжиниринга, вопрос, сумеет ли ее заточить под свои нужды китаец?
предполагаем, что приборы имеют уникальные ключи

А это точно? По моей информации ключ тоже стираем, он вроде не OTP. Или я не прав?


Что касается меня - то конфиг. ПЗУ просто не влезет физически (для масштаба - резюки там в большинстве своем 0402, нижняя сторона платы забита под завязку мелочью), а тайм-ту маркет вовсе не на первом плане... Что же касается шифрования - это только лишняя возможность того, что ключ можно либо потерять, либо украсть, при условии, что (в моем случае) прибор и так нельзя проапгрейдить без доп-оборудования, у него схема HS-USB-трансивер->ПЛИС->сериальный линк->ПЛИС->выход, и по любому для апгрейда необходимо прислать прибор в техподдержку.

TN1109 и TN1142, так же есть документ в латтиском дистрибутеве, где прописана процедура загрузки по SPI энкрипнутого модуля во флаш/sram - там расписано в деталях (если нужно точное название, то мне нужно поискать)

The LatticeXP2 will only configure from a file that has
been encrypted with the same 128-bit encryption key that is programmed into the LatticeXP2

у меня сложилось мнение, что механизм декодирования у XP2 абсолютно такой же как и в ECP2S, по крайней мере в доках на XP2 ссылаются TN1109

Like the LatticeECP2/M, the
LatticeXP2 family also offers the 128-bit Advanced Encryption Standard (AES) to protect the externally stored pro-
gramming file.
....
The next step is to program the 128-bit encryption key into the one-time programmable fuses on the
LatticeECP2/M.

по крайней мере, процедура стирания/замены ключа для XP2 нигде не встречалась

пока что я не получил от латтиса энкрипшен модуль (жду), надеюсь скоро проверю

Очень интересно. Что в ECP2/M OTP это я знаю, а вот что и в XP2 тоже OTP, а не кусок флеши, не знал.

нет, это кусок флэши, но после его прошивки стереть его нельзя (ну то есть какие-то узко направленные ренгеновские лучи и т.п. не рассматриваем)

то есть функционально ОТР, а реализовано на флэши

по крайней мере я так понял


--------------

btw: а стирание этого ключа (тем же лучом, если это возможно) ничего не даст, так как во флашке хранится криптованая прошивка
в то время как стирание read-only бита в неэнкриптнутом варианте ХР2 позволяет теоретически слить прошивку

Суть вопроса о стирании ключа была в том, чтобы привести микруху в первоначальное состояние, чтобы можно было с нуля туда что-то новое зашить без всяких ключей (или с другим ключом). А отнюдь не в ракурсе реверс-инжиниринга.

прошу прощения за дезинформацию - перевести в исходное состояние можно, но для того нужно знать текущий (прошитый) AES ключ (и по-моему OTP protect или как он там называется, ключ защиты флаш)

я не интересовался деталями JTAG доступа (только SSPI), так как предполагал, что JTAG в туле (ispvm) есть, а в железке доступ только по SSPI будет

сейчас посмотрел LatticeXP2_Advanced_Security.pdf - там все процедуры работы по JTAG написаны
вроде как можно стереть ключи и вернуть в исходное состояние

вот это самое основное - в этом вся бЯда - для лично меня

возникают проблемы связанные с тем что потереть можно(типа лучом) а восставновить уже практически нельзя
поскольку метод записи закрыт производителем
но если бы только закрыт производителем - это еще както можно было бы обойти
а то создают элемент неизвлекаемости и сами не знают как оно работает(вернее они то знают - а мАнагеры от производителя не знают)
вообщем куча проблем возникает на пустом месте




знать ключ это все равно что нет защиты





обычно они любят еще и jtag отрубать - навсякий случай
и процедуры становятся недоступными

у некоторых есть спец манипуляции по разлочке залоченного
но у некоторых либо не описана процедура снятия по jtag
либо вообще не зная ключа ничего нельзя сделать

Так а зачем Вам стремиться-то в таком случае к чипам с набортной постоянной памятью-то? Тоже микроминиатюризация, и внешнюю флешку некуда поставить?

мне микромиатюризация нужна и Латтис рулит

у Альтеры вообще в таких корпусах на индустриальную температуру ничего нету,
а у ксайлинса несекьюрный спартан 3Е (ресурсов побольше ХР2 8-ки), но секюрность к нему прикрутить проблема, а данные можно бы и в процессорной флашке держать - мегабайтом больше/меньше - без разницы, все равно фирмварь немеряная и проц с шинами и флэшкой внешней

то есть я бы брал ECP2S, они дешевле - но их нет в маленьком корпусе



конкретно для Латтис - все открыто и описано самым подробным образом, есть примеры кода для эмбедриния в свой проц.
да, есть там неприятные моменты, но и тема не об этом.

---------

оправдывая офффтоп
хотелось бы, чтобы в следующих поколениях ПЛИС-ов были полезные фичи, а не фантазии маркетологов

так чипов таких все меньше и меньше
и проблема то собственно не в набортности - можно было бы два чипа поставить(один боевой другой вспомогательный)
и один другой переписывал - если бы не могло произойти ситуации с залоченностью(умышленная или нет это не важно)
а залоченность кроется в засекречивании всего и вся для доступа к чипу ну и далее возвращаюсь на начало треда

И где же их меньше? Взять все DSP-хи, они пока что все без внутреннего флеша, все грузятся снаружи и не имеют возможности быть залоченными. При этом обладают такой периферией, которой позавидуют многие процы общего назначения. ПЛИСы - так ассортимент тех, что без ключей и флешей никак не уменьшается, а просто защищенные появляются в плюс к тем серии с ключами и флешами. Так что паниковать вроде бы рано.

Это все равно одна точка - после декриптора.


С чего бы это вдруг? Пересылаете криптованые прошивки, ключ закрыт и уникален для каждого девайса. И как делать реинжиниринг?


Тут проще схему перепаять на чистую.