Если кто-то работал с ПЛИС данной фирмы (см. название топика) откликнетесь, ПЛИЗ!

Есть вопросы по работе с такой платой
PS Недавно начал работать - есть вопросы.

Когда то немножко работал - что вспомню расскажу....

Как подключить тактовую частоту к разработанному устройству (схема описанная на языке или в схемотехническом редакторе).
PS Тактовая частота подключена к микропроцессорной системе.

Не совсем понял вопроса - попдробней если можно - что вы подразумеваете:
а) под микропроцессорной системой
б) под тактовой частотой


Вы хотите затянуть клок в чип? Или что то еще?

Можно общую инфу почитать здесь
Здесь более подробно расписано
В общем вопрос состоит в следующем как с пина завести в схему тактовую частоту. Мне не доступен в программе для назначения распиновки данный пин, который указан в даташите на отладочную плату.
Например есть счетчик в ПЛИС - как подать на него в "железе" тактовую частоту?

Насколько я понял из бегло прочитанного, напрямую с пина клок не завести (вроде в схеме КИТа нет юзеровских выводов, подключенных к генераторам). Следовательно надо использовать частоты, имеющиеся в MSS. Для этого используется FIC - контроллер интерфейса между MSS и фабрикой. Конфигурирование его либо через SoftConsole либо smartdesign либо ручками. Подробнее разбираться не стал. Читай SmartFusion_MSS_UG.pdf, mss_fic_config_ug_1.pdf, SmartFusion_Fabric_UG.pdf по приведенным тобой ссылкам.

Вот Вы опять в своем стиле. С Actel работал много кто, а вот со SmartFusion, который Вам собственно и нужен, пока единицы.

Это что - инженерное описание проблемы, я извиняюcь? (вы там еще вроде Канта цитируете в подписи на тему умения задавать вопросы...) А того, кто вызовется вам помочь, вы отсылаете на сайт www.actel.com с предложением прочитать несколько десятков документов объемом под сотню мегабайт??

Для начала огласите:
1) Наименование кристалла
2) Номер пина, на который заводите частоту
3) IO-макрос, который используется на входе
4) Версия Actel Designer
5) Чем получен EDIF (синтезатор..)

В заключение присоединяю скриншот, на котором можно видеть, что пин, на который заведена частота на ките, успешно назначен на свое место.

Тоже порадовало. 

Я сам не знаю где копать прочитал много, но ничего конкретного не накопал, из-за этого и послал на сайт. Чтобы других не вводить заблуждение. Приношу за это свои извинения!
В самом первом сообщении я даю ссылку на страницу сайта с отладочной платой. Там сразу после фотографии приводится кристалл ... Ладно по порядку:
1. Кристалл A2F200M3F-FGG484ES
Datasheet на ПЛИС
2. RC генератор находится внутри ПЛИС. Подключается к ПЛИС просто кварц. Пины:
Документ по отладочной плате здесь
стр 20-21
Название раздела
20 MHz Oscillator
32.768 KHz (Low-Power) Oscillator

Программа I/O attribute editor (Ваш скриншот этой программы) - в выпадающем списке пинов - пин для клока я не вижу. Прочитал что вроде для этих целей есть библиотечный макрос RCOSC - для подключения тактовой частоты с внутреннего RC генератора. Если можно подтвердите эту информацию или опровергните.
3. Описал обычный счетчик и хочу его работу увидеть осциллографом - никакие дополнительные буферы не подсоединял. Пользовался текстовым редактором, где сделал VHDL описание 32 разрядного счетчика. Потом попробовал про синтезировать и от Designer получить файлы для прошивки. Все ОК - проверка прошла и все ПО работает! Далее попытался сделать распиновку для ПЛИС сигналов (Программа I/O attribute editor (Ваш скриншот этой программы)). Но вот тут и возникла проблема с заданием для сигнала clk счетчика задать пин от которого приходит глобальная тактовая частота. Потом заново прошел бы пройденный путь и все - можно программировать.
4. Версия ПО последняя.
5. Встроенным синтезатором (Sinplify).



Спасибо! С Вами согласен, но вопрос как это сделать.
Читал - пока ничего не накопал конкретного. В Xilinx, Altera клок заводился напрямую с пина и была возможность ее задания (о чем пишет Джеймс). Здесь (для семейств Fusion, SmartFusion) сделано по другому - мое мнение (RC генератор находится внутри ПЛИС). Самое обидное что примеров с использованием встроенного микропроцессора - много. А примера с обычным счетчиком нет.

Ну так первое и второе это же совершенно разные вещи! Для второго нужен макрос XTLOSC. А есть еще внутренний RC-генератор, который и кварца не требует! (ниже пишите про RCOSC)



Есть макрос RCOSC. Насколько я понял, выход с XTLOSC или RTOSC должен проходить еще через CLKSRC. Больше ничего подтвердить не могу, т.к. со SmartFusion еще не работал. Это совершенно новое семейство! Как видите Вы здесь первый кто с ним начал разбираться. Могу дать дельный совет - обратитесь в службу технической поддержки.

2Maverick: Что-то я никак не пойму, зачем Вы пытаетесь тащить CLK c пина. Насколько я понял, вытащить MSS-шный клок на FPGA-фабрику можно примерно так:
1) Импортируйте свой VHDL-файл cо счетчиком в проект.
2) Сконфигурируйте FIC в MSS-конфигураторе, включив например AHBlite-интерфейс.
3) Сконфигурируйте внутри MSS остальные блоки, которые планируете использовать.
4) Вставьте в Smartdesign MSS и свой счетчик
5) Мапьте AHB clock из FIC и входной клок свеого счетчика

вроде как-то так

Если же Вам непременно нужен внешний клок то тащите его с юзер-I/O, например с того, что предложил Джеймс.
Ну и совсем брежу: если Вам не нужен MSS, зачем вы купили ТАКОЙ кит.

Спасибо! В службу технической поддержки писать придется, т.к. вчера захотел проверить прочитанное (по сути что Вы написали) на практике. Начал делать файл для схемотехнического редактора, чтобы подсоединить эти макросы к счетчику. Так мне ПО выдало (см. вложение). Захожу по этому пути с помощью проводника Windows, а папки-то действительно нет, хотя для других семейств имеются. Ладно думаю... Может я ошибся при установке, нашел другой свободный компьютер на работе - поставил все ПО от Actel (со всеми галочками). Проверяю - такая же ошибка. Таким образом, ПО от Actel не дало библиотеки библиотечных элементов для схемотехнического редактора - мое мнение.


Я просто пытаюсь завести на счетчик тактовую частоту...
В ПЛИС семейств Fusion, SmartFusion встроен внутренний RC генератор - это первые такие ПЛИС (во всяком случае я о других не слышал). Всегда для ПЛИС использовался внешний кварцевый генератор и тактовая частота заводилась на разработанную цифровую логику указанием для сигнала clk (тактовая частота для разработанной цифровой схемы в ПЛИС) номер/названия пина.
По Вашему мнению если в ПЛИС сделан процессор то я его всегда должен использовать, если я даже отлаживаю цифровую схему, которая работает автономно от процессора. Например у Xilinx в серии(семейства) Virtex II встроен процессор Power PC, так можно было использовать программируемую логику без участия самого процессора. Здесь мне кажется это тоже должно быть - примерно, а может точно так как описывает Джеймс, проверю на практике - отпишусь. Мое мнение - должно быть подобное - тактовая частота (сигнал clk) просто заводится на цифровую схему например через какой-то библиотечный макрос, который берет тактовую частоту с внутреннего RC генератора. Другими словами, на разработанную цифровую схему с помощью библиотечного макроса будет подаваться тактовая частота от внутреннего RC генератора. Это и описывает на мой взгляд Джеймс и я это понял из прочитанного мною материала.

Да. За одним добавлением. У Вас есть 3(!) возможности:
1) Завести частоту напрямую с разъема на ките (в моем первом сообщении со скриншотом содержится ошибка - 50MHz по схеме выход, а не вход). Штатно на ките кварц. генератора судя по всему нет.
2) Задействовать кварцевый резонатор (стр. 21 в A2F_EVAL_KIT_UG.pdf) при помощи макроса XTLOSC.
3) Задействовать внутренний генератор на 100MHz при помощи макроса RCOSC.

То, что Вы начали делать во ViewDraw, можно сделать в Actel Libero в SmartDesign. Я кстати попытался, но - среди макросов XTLOSC вообще отсутствует. RCOSC имеется. CLKSRC тоже есть.

Спасибо за помощь! Будем пробовать и разбираться далее...
Еще вопрос у Вас появляется такая ошибка при работе с этим новым семейством ПЛИС (SmartFusion) и имеется ли библиотека макросов для этого семейства (SmartFusion)? Скриншот ошибки в предыдущем посте.

Подключить просто!. Открываешь MSS конфигуратор и в нем ClockManagement. Конфигурируешь частоты. В качестве источника частоты может выступать FAB_CLK, GLC или, если снять галочку с FAB_CLK, выход GLB. Затем в SmartDesigner делаешь модуль в который добавляешь процессорный модуль (он включает и блок частоты) и свой модуль. На процессорном модуле будут выходы тактовой частоты, которые соединяешь с тактовым входом своего модуля.

У Вас есть ошибка описанная здесь (см. скриншот во вложении) ?
Как пример: можете дать простенький проект - счетчик на логике. Или я могу выслать свой, чтобы Вы его подкорректировали. Подсоединение тактовой частоты счетчика от процессора желательно(если можно) сделайте плиз через схемотехнический редактор - наглядней и понятней. Просто с этим ПО я работаю не давно и еще не полностью освоился...
Или расскажите по подробнее про

Забудь о ViewDraw. Рисуй в SmartDesign. Это особенно касается процессорных систем, а так же цифро-аналоговых ПЛИС Fusion и SmartFusion.
Вот пример дизайна

Кофигурим в MSS частоту

Нажмите для просмотра прикрепленного файла

Создаем новый модуль SmartDesign и создаем в нем схему с процессором и счетчиком

Нажмите для просмотра прикрепленного файла

Если нужен проект или еще какие вопросы напиши мне на адрес техподдержки Российского представительства Актел.

СПАСИБО!
дайте свою почту в личку, плиз

Спасибо всем!
Вопрос с заведением тактовой частоты вроде решился. Но возник еще вопрос:
Я начал делать файл для схемотехнического редактора, чтобы подсоединить макросы (XTLOSC, RTOSC, CLKSRC - Нужна более детальное их описание и как с ними работать.) к счетчику+дешифратору. Так мне ПО выдало (см. вложение - error_no_lib_for_schematic.jpg). Захожу по этому пути с помощью проводника Windows, а папки с библиотекой элементов -то действительно нет (для семейства SmartFusion), хотя для других семейств имеются. Ладно думаю... Может я ошибся при установке, нашел другой свободный компьютер на работе - инсталлирую все ПО от Actel (со всеми галочками). Проверяю - такая же ошибка. В чем может быть причина?

Скриншот ошибки я приводил в этом сообщении (+ доп. инфо)

Просто получается, что схемотехническим редактором пользоваться нельзя, или как быть людям которые не знают языков описания аппаратуры?. SmartDesign пользоваться?

У меня тоже нет этой библиотеки SmartFusion для ViewDraw.

Попытался использовать макрос RCOSC в "голом" проекте без микропроцессора (в SmartDesign), тоже со счетчиком. Не получилось - Designer выдал ошибку
Error: CMP484: Illegal connection between instance 'RCOSC_0' and instance
The On-chip RC oscillator can only drive the input clocks CLKA, CLKB and CLKC of the MSS_CCC and FAB_CCC macros
Так что похоже без MSS действительно не обойтись...

Спасибо за помощь! Светодиоды на плате замигали - вывел старшие 8 разрядов от 32 разрядного счетчика, работающего на тактовой частоте 100 МГц.
Может FAE_SKV, прольет свет по этому поводу (отсутствия библиотек).

PS Никто не желает присоединиться

Первое. Не используйте ViewDraw - это атавизм Libero. Он пока присутствует для совместимости с проектами, сделанными в более ранних версиях Libero, где не было графического редактора SmartDesign. Библиотек под него нет и не будет.

Второе. Проект для SmartFusion без процессора не сделать. Если не нужен процессор используйте семейство Fusion.
Примитивы, такие как RCOSC предназначены для Fusion и SmartFusion A2F500, где есть вторая PLL на которую можнозаводить частоту с RCOSC. В A2F200, которая стоит на плате кита, только одна PLL, которая конфигурится через MSS.
Не надо воспринимать MSS как конфигуратор именно микропроцессорной части. Это графическая оболочка для конфигурации аппаратной цифровой и аналоговой частей ПЛИС.
Блок ClkockManagement конфигурирует тактовые частоты как для процессорной части, так и для аналоговой и для ПЛИС.

Спасибо! Все понял.
Любопытство:
Получается что Actel в будущем вообще откажутся от схемотехнического редактора, я правильно понимаю? Почему "ViewDraw - это атавизм Libero", если можно поподробнее? Как быть людям которые работают в схемотехническом редакторе и не знают языков описания аппаратуры (VHDL/Verilog)? Просто этим людям без библиотек схемотехнических элементов становится не возможным производить разработку собственной цифровой схемы на данном семействе ПЛИС.
PS Просто на работе такие люди еще остались...

Почему не будет? А SmartDesign? В нем можно собирать не только процессорные системы. Есть каталог с библиотеками примитивов, макросов, IP-ядер с помощью которых можно нарисовать схему. На схему можно добавлять модули, созданные в SmartDesign или HDL языке, создавая иерахические проекты. Пока еще есть проблемы и обойтись без использования языков программирования невозможно, но они решаются.
Или что ты подразумеваешь под "схемотехническим элементом"? Аналоги конкретных микросхем?

И еще. Libero в его сегодняшнем виде всего пару лет. До 8-й версии он был совершенно другим. Это был по-сути текстовый редактор с трассировщиком. Назвать его средой разработки было тяжело.

Я понимаю под "схемотехническим элементом" (иногда называю схемотехническими макросами или примитивами. PS Просто не знаю как правильно называются.) - стандартный набор элементов (элементы AND, OR, XOR и т.д. с разным количеством входов, различный набор триггеров, регистров, дешифраторы, мультиплексоры и т.д), в общем такую же библиотеку элементов, которая представлена в схемотехническом редакторе ViewDraw для других семейств ПЛИС.
Наверное (как Вас понял) как решение можно с помощью SmartGen получить все эти элементы (в виде IP-ядер). И в SmartDesign уже производить соединение. Правильно?


Можно подробнее... Просто я как понял каталога с библиотеками примитивов, макросов - нет. Или это только для схемотехнического редактора ViewDraw , а для SmartDesign - есть?

В общем да. Только теперь отдельно SmartGen нет. Он входит в Libero под названием Catalog. Примитивы (И, ИЛИ, и т.д) в Libero называются макросами. Их надо из каталога перетащить мышкой на поле открытой схемы SmartDesign. Все остальные можно либо перетащить на пле схемы, либо дважды кликнуть по названию. Откроется форма конфигурации. После конфигурации элемент добавиться в проект, а если в окне была открыта схема SmartDesign, то и в эту схему.


Есть все библиотеки для SmartDesign. Для ViewDraw нет.

Посмотри файл. Там коротко описано, в том числе, как сделать схему в SmartDesign.

Нажмите для просмотра прикрепленного файла

Спасибо большое за помощь! Файл - понравился, кратко, но все понятно. Будем в ПО от Actel разбираться дальше. В ближайших планах поднять встроенный процессор (задача №1 - получить надпись Hello world! в окне гипертерминала.) и аналогувую часть (ARM® Cortex™-M3 and programmable analog). Думаю вопросы появятся...
Буду писать сюда.

PS Что-то мало на форуме людей, которые работают с Actel. Повторюсь: не желаете присоединиться - думаю Вам будет не плохая реклама, а новичкам хорошее подспорье в обучении в работе с продукцией Actel. Тем более у Вас я так понимаю уже материал практически готов - во всяком случае наверное большая часть.

Вопрос как производить моделирование для разработанной цифровой схемы
- в связке со встроенным микропроцессором;
- без встроенного микропроцессора - независимая цифровая схема описанная на VHDL.
Собственно вопрос - как моделировать глобальную тактовую частоту, которую необходимо подать на разработанную цифровую схему (хотя бы без встроенного микропроцессора). Пытался вытянуть с VHDL файла, который генерируется SmartDesign, чтобы вставить как компонент в testbench файл. Но сразу возникла проблема - у этого компонента нет входа для подачи глобальной тактовой частоты.
PS Как альтернативный путь - сделать параллельный проект на другом семействе (например ProAsic3). Провести полную разработку цифровой схемы описанная на VHDL, с проведением моделирования работы на каждом этапе. А потом перейти к проекту на SmartFusion. С помощью SmartDesign произвести соединение встроенного микропроцессора и разработанной цифровой схемы. Произвести программирование ПЛИС. И дальнейшую отладку, уже в связке со встроенным микропроцессором производить "в железе".

Разобрался...

Спасибо!

Возник еще вопрос:
Сделал проект в SmartDesign (без процессора - логика описанная на VHDL) - моделирование на всех этапах проходит прекрасно. Захотел посмотреть в синтезаторе Synplify RTL и Technjlogy design. Для чего соответственно нажал кнопки на панели RTL View и Technjlogy View. Но "внутренности" описанного компонента на VHDL, т.е. схемотехнику разработанного компонента Synplify показывать не хочет. И пишет при этом

В чем причина? Что-то с лицензией, тогда как это исправить?

в профайле проекта выберете синтезатор sinplify pro.
по умолчанию выбран просто sinplify, хотя лицензия есть и на про.

поподробнее, плиз

Какая версия Libero? Если ниже 9.0SP1, то по умолчанию в качестве синтезатора используется Synplify (самый простой). Чтобы посмотреть результат в виде схемы нужен Synplify Pro.
В Libero открой профиль (меню Project-> Profiles). Посмотри какая версия синтезатора Synplify используется. Для этого выбери пункт Synplify AE и нажми кнопку View. Если версия Libero ниже 9.0SP1, то в Location будет указан synplify.exe. Надо добавить в профиль проекта Synplify Pro. В окне Profiles нажми кнопку Add и найди файл synplify_pro.exe. Он лежит в папке C:\Actel\Libero_v9.0\Synopsys\synplify_D200912A\bin\synplify_pro.exe (по-умолчанию, если Libero устанавливалось на диск C). В поле имени можешь набрать любое имя. В пункте Select tool integration выбираешь Synplify и жмешь ОК. Появиться новый пункт в профиле для раздела Synthesis. При создании нового проекта надо выбирать в профиле его.
В Libero начиная с версии 9.0SP2 в пункте Synplify AE уже сразу прописан SynplifyPro.

в обычном sinplify не работает ни ртл-вью, ни гейт-вью. Для того чтобы посмотреть ртл вам нужно запустить sinplify pro.
Раньше sinplify pro был доступен только в платной версии Libero. Сейчас фирма актель сделала его бесплатным. По умолчанию почему-то среда либеро запускает обычный sinplify, вместо sinplify pro. Вам нужно выбрать в профайле проекта в качестве синтезатора sinplify pro. Для этого тыкнуть правой клавишей мыши в кнопку sinplify, выбрать из ниспадшего меню пункт profile, и в нем в разделе где синтезаторы добавить пункт sinplify pro, поставить его по умолчанию, указать путь к файлу sinplify_pro.exe, который находится там же где и обычный sinplify. И будет вам счастье в виде возможности узреть ртл.

Версия

Правда обновлял с версии кажется (точно не помню) 9.0.1.5 SP1


Сделал. Скриншот экрана с настройками во вложении.
Версия Synplify во вложении.


Проверил - путь совпадает.

Вот это пишет Synplify в логах при старте



Дополнительно
Попытался вручную прописать все как Вы советуете - не помогло. для этого создал новый проект. Все равно пишет

Почему не понятно: путь на сриншоте один (который нужен), а стартует программа по другому пути (смотри приведенные логи) ???

вопрос остался в силе

А что значит "не хочет показывать"? Как это проявляется? Синтез проходит успешно? RTL View и Technjlogy View показывают уже синтезированную модель.

Сам разработанный модуль/блок не раскрвывается... Во вложении скриншоты RTL View и Technjlogy View. Так вот желтенький прямоугольник на скриншоте не раскрывается, т.е. не показывается его цифровая схема. Из-за этого я не могу посмотреть как синтезатор организовал схему из моего HDL описания. Синтез и программирование проходит успешно.

Тогда следующий вопрос. Что значит "не могу посмотреть схему"?

Для перехода между уровнями надо нажать на панели кнопку с двумя стрелками и подвести курсор к блоку.
Нажмите для просмотра прикрепленного файла

Если курсор на блоке стновиться стрелкой вниз, то значит в блок можно войти.

Нажмите для просмотра прикрепленного файла

Если курсор в виде двух стрелок в перечеркнутом круге, то в этот блок войти нельзя.

Нажмите для просмотра прикрепленного файла

Нельзя войти в примитив или если блок был удален при оптимизации. Правда, во втором случае блок будет виден только на RTL, а на технологической схеме его не будет.

А так работает

СПАСИБО!

Добрый день! Пытаюсь описать на VHDL блочную память (для А2F200M3F)...но чет не хочет он ее использовать!!! Пытаюсь с атрибутами - тоже не получается! Причем при использовании мегафункции все синтезируется нормально!! кто может подскажет как надо?!
Вот как я делаю:

library ieee;
use ieee.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;

library synplify;

entity reg_sram is
generic (width : integer:=8;
addr : integer:=8);


port (Data : in std_logic_vector (width-1 downto 0);
Q: out std_logic_vector (width-1 downto 0);
Clock : in std_logic;
WE : in std_logic;
Address : in std_logic_vector (addr-1 downto 0));

end reg_sram;

architecture behav of reg_sram is


type MEM is array (0 to 2**addr-1) of std_logic_vector(width-1 downto 0);

signal ramTmp : MEM;


attribute syn_ramstyle : string;
attribute syn_ramstyle of ramTmp : signal is "block_ram" ;

begin

process (Clock) begin

if (clock'event and clock='1') then
if (WE = '1') then
ramTmp (conv_integer (Address)) <= Data;
end if;
end if;

end process;

Q <= ramTmp(conv_integer(Address));
end behav;

Проблема в атрибуте "block_ram". Он используется только для семейства ProASICPlus. Для остальных FLASH ПЛИС надо использовать атрибут "no_rw_check".

использовал все имеющиеся варианты атрибутов!!!ничего не помогло!! не можете подкинуть рабочий код плиз..??

Нажмите для просмотра прикрепленного файла

Посмотрите пример, у меня все получилось
Нажмите для просмотра прикрепленного файла

За пример спасибо!!! Я просто взял Альтеровский шаблон вставил и все без всяких атрибутов заработало!!! Забавно, что код из Actel HDL Coding для регистровой памяти никак не хочет реализоваться в блочной!!! Даже с атрибутами! хотя..может это специально так задумано...

Добрый день! Добрался до процессора Cortex-m3 SmartFusion™ Evaluation Kit (A2F-EVAL-KIT) вопросы следующие:

1. Как получить файл (в SoftConsole) прошивки флешки процессора для FlashPro? Пока только получается прошивать флэшку через линкер -T../CMSIS/startup_gcc/debug-in-actel-smartfusion-envm.ld самого SoftConsole т.е. через debug, что не очень удобно! В папке MSS_ENVM_0, в директории проекта лежит один .efc но он пустой и SoftConsole никак не влияет на него!!!

2. Никак не могу разобраться с адресацией во внешнюю память!!! Беру проект SmartFusion_Accessing_Ext_Mem_Using_EMC_DF с примеров! запускаю и вот какая картина:
Нажмите для просмотра прикрепленного файла

Т.е. что не пиши по адресам так и остаются данные 0хFFFFFFFF, а на обращение к флэши процессор останавливается!!

Просто мы используем процессоры в которых происходит 32х разрядная адресация и обращения делали примерно так

for(i=0x00900000; i<0x00980000; ++i)
{
*((unsigned int*)i)=Данные;
}

Тут же получается байтовая адресация? т.е. 32х разрядное слово "пишется" по 4м адресам? следовательно выше приведенный код не годится? Код же приведенный в примере у меня не получилось запустить!! Может кто подскажет в чем дело!

Здравствуйте уважаемые! Не так давно выдался случай сделать проектик на ПЛИС.
Выбрали для своих целей Actel ProASIC3 + FlashPro4+Libero 9.1.
Проблема следующая: На этапе прошива ПЛИС возникает ошибка. Программатор определяется, erase выполняется verify_device тоже.
Вот логи:

programmer '60340' : Scan Chain...
programmer '60340' : Scan Chain PASSED.
programmer '60340' : Executing action PROGRAM_ARRAY
programmer '60340' : EXPORT FSN[48] = 80e95b446840
programmer '60340' : Erase FPGA Array ...
programmer '60340' : Programming FPGA Array
programmer '60340' : Verifying FPGA Array
programmer '60340' : Verify 0 failed at row 2299.
programmer '60340' : EXPORT ERROR_CODE[16] = 805a
programmer '60340' : Finished: Fri Feb 25 11:40:12 2011 (Elapsed time 00:00:30)
Error: programmer '60340' : Executing action PROGRAM_ARRAY FAILED, EXIT 11, refer to FlashPro online help for details.

o - o - o - o - o -

по коду ошибки в хэлпе вместо прямого решения, как для остальных ошибок, написанно:
Device exit code
0x805A
0x805C 11
Verify 0 failed at row",rowNumber,"."

Verify 1 failed at row",rowNumber,"." Contact Actel Technical Support


Вот пример как проходит verify_device_info
programmer '60340' : Scan Chain...
programmer '60340' : Scan Chain PASSED.
programmer '60340' : Executing action VERIFY_DEVICE_INFO
programmer '60340' : EXPORT FSN[48] = 80e95b446840
programmer '60340' : EXPORT IDCODE[32] = 32a141cf
programmer '60340' : CHECKSUM: 762F
programmer '60340' : Design Name: PK16_PK17
programmer '60340' : Finished: Fri Feb 25 13:03:29 2011 (Elapsed time 00:00:00)
programmer '60340' : Executing action VERIFY_DEVICE_INFO PASSED.


Кто что может подсказать по данной ситуации? Заранее спасибо за ответ!

Откуда VPUMP берете с FlashPro или с платы? Напряжение на пине есть? Ставили кондеры как в рекомендации? Какое напряжение ядра? Просто когда я игрался с ProASIC3L у меня было 1,2в -тоже не программировался...на 1,5 пошло. Сейчас на ФлэшПро4 есть специальная нога для переключения источника питания на 1,5В.
По теме...
http://electronix.ru/forum/index.php?showt...mp;hl=flashpro4

VPUMP пробовал брать с платы и с Flashpro4. Эффект одинаковый. Напряжение есть в пределах 3,2-3,4 В. Рекомендательные элементы поставил куда нужно. Напряжение ядра выставленно на 1,5В.
Кстати я так и не понял куда "специальная" нога (Program mode) заводится на саму ПЛИСку, я ее на землю кинул, т.к. сомневался в ее нужности.

Эта "специальная" нога нужна для того чтобы переключать источник питания с 1,2 на 1,5 В при программировании (для ProAsic3L и IGLOO). На ПЛИС ее заводить не нужно. Если не используете то можно оставить висеть в воздухе, а если сажаете на землю то нужно это делать через резистор, т.к. это выход (если честно не знаю открытый коллектор или нет)!

Нажмите для просмотра прикрепленного файла

А что вы зашиваете в ПЛИС? Свой проект? Пробовали создать простой счетчик и зашить?

Ну и чтобы вести предметный разговор выложите хоть схемку JTAG, а если не жалко то и всю. А то будем долго играть в угадайку...