ADIsim рассчитывает параметры для фильтра и с одним резистором.
Поставил элементы как по DS за исключением 39nf, вместо него 33 nF.
Fout=2.5 ГГц.
Fpfd=20 МГц, R=3, I=125, 8bit div=160 (для плосы 125 кГц).
Так можно?

А смысл экономить на паре элементов? С увеличением порядка фильтра растет крутизна внеполосного затухания: 40 - 60 - 80 дБ/дек.

сейчас будут бить
http://files.mail.ru/C8901FB8216B4D5280A080CDBCCE65C2?t=1
http://files.mail.ru/8FF636F5452747F7AEB8D01B7017B000?t=1
adp3303-3 питается от USB

Да, за качество фоток можно...
Рискну спросить: пузо микросхемы к земле припаяно надёжно ?
К чему привела замена элементов фильтра и запуск на частоте сравнения 10/20 МГц ?
Почему RFOUTA- к питанию не подключено?

Подключил внешнюю опору.
Фото представлено для опоры 60 61 63 65 МГц
На Vtune 3.3 В.
Если частоту опоры уменьшать, Vtune уменьшается , частота RF уменьшается, на 58 МГц на Vtune 0.
Via под ADF надежно припаяна.

Для увеличения мощности на выходе.
Не могу понять почему На Vtune 3.3В.

http://files.mail.ru/49586BC0AADA403EB59954C7786F5874

"Новая папка.rar" по ссылке пустая

ошибся
http://files.mail.ru/8A23C1BF679F44D3B317AF36468AFE52

Если есть зависимость Vtune от частоты опоры, значит захват состоялся. С уменьшением частоты REF Vtune действительно должно уменьшаться.
А при какой REF напряжение Vtune составляет, скажем, величину 1,7В ?

Что-то я совсем запутался. Итак, ещё раз:
- выводим на MUX сигнал делителя R; смотрим осциллографом, должны наблюдать 10 (или 20) МГц;
- выводим на MUX сигнал делителя N; смотрим анализатором частоту несущей, делим на наш N, на выходе MUX должны увидеть частоту Frf/N;
- подстраиваем частоту Ref в зоне Frf/N*R и наблюдаем за поведением Vtune; причём эта зона довольно узкая:
ширина поддиапазона ГУН порядка 50 МГц, тогда deltaRef = 50/N*R=50/250*6 = 1,2 МГц.

Так как наш ГУН настроился ниже, чем мы хотим, для захвата частоты нужна опора 2,49/250*6=59,8 МГц (но никак не 61, и тем более не 65 МГц).

Надеюсь самому все понятно без нашей помощи. По ширине дорожек похоже на 2-х слойную плату, для этой микросхемы не допустимо. По качеству разводки мне нравится EVAL-ADF4350EB2Z, в интернете есть гербера. Конденсаторы 0402 стоят максимально близко к ногам, плата 4-х слойная, выходные индуктивности соединяются в одной точке и тут же закорочены по переменному току емкостями, фильтр - 4-го порядка. Приведу кусок печати:

Нажмите для просмотра прикрепленного файла

Загружаю. Проверил R/N -> выполняется
Внешняя опора 60 МГц. Fpfd=20 Мгц, I=125 R=3. Частота установилась Fout=2,295 ГГц (при каждой згрузке разное значение)
2,295/125 *3=55.08 МГц.
Устанавливаю опору 55.08 МГц.
Уменьшаю опору по 100 кГц

Fout=2,2937 Vtune=2.9 В.
Fout=2,2896 Vtune=2.8 В.
Fout=2,2855 Vtune=2.68 В.
Fout=2,2771 Vtune=2.0 В.
Fout=2,2688 Vtune=1.7 В.
Fout=2,2688 Vtune=1.2 В. (54.25 МГц)
"LD" не горит

Добился устойчивого результата.
Если работать от внешней опоры, 2.5 ГГц устанавливается четко (Vtune=1.2В).

Двигаю опору, PLL отрабатывает.
Если от кварца на плате (простенький)

Диод захвата так и не горит (LD , MUX), не могу понять почему.

По той же причине, что и неправильный выбор поддиапазона.

ФШ как-то не очень...


выход MUX правильно сконфигурирован, для вывода Digital Lock Detect? Что кажет вольтметр?

здесь
MUX был подключен к N-делителю...

на 1 фото ФШ@10кГц= 56
на 2 фото ФШ@10кГц= 73
Все настройки проверил. Может это из за питания ГУНа? Не готов пока поверить, что такая беда из-за топологии.

Может. Из-за топологии и отсутствия фильтрации. Например, Vp куда подключено? Сразу к CE? К цифровому питанию? А развязка? А это ведь наиболее чувствительная к помехам цепь.
Мы ещё не видели нижнюю сторону платы. Если двуслойка, то земля может быть порезана в хлам цепями питания.

Опорные генераторы могут быть с плохими шумами.

На 2 странице этой ветки приведена топология, как я понял рабочая.
Там Vp подключено к CE.

У этого синтезатора есть такая "фишка" (у меня повторялась несколько раз в разных устройствах). При переключении сигнала MUXOUT на выдачу опорной частоты или деленной частоты ГУНа синтезатор не захватывается, выбирая неправильный поддиапазон. Попробуйте переключить MUXOUT на постоянный сигнал (VDD, GND или LD). Еще следует обратить особое внимание на BAND SELECT CLOCK DIVIDER, выбрав правильный коэффициент деления опорной частоты, так, чтобы она была меньше 125 кГц.

P.S. Могу поделиться рабочим кодом (на C для 51 ядра)

to rloc
Подскажиет пожалуйста где вы нашли "гербер" фаил EVAL-ADF4350EB2Z?

http://www.analog.com/en/circuits-from-the.../cn0232/vc.html

p-cad 2006 года SP2 последняя версия.
Пытаюсь открыть EVAL-ADF4153EBZ1-PADS-REVB2.pcb EVAL-ADF4350EB2Z-PADS-REV0.pcb, появляется ошибка 4105.
Гугл ответ ен дает.

Кто ж в Пикаде за границей рисует? PADS конечно, viewer в помощь. Почему-то PCB файл другой ревизии и с герберами не совпадает, хотя конденсаторы тоже близко поставлены.

Кстати, на будущее, входы/выходы управления CLK, DATA, LE, MUXOUT, LD плохо развязаны от RF части. Подключение напрямую к ПЛИС недопустимо (для микроконтроллеров надо смотреть отдельно), шумы поднимаются до 50-60 дБн/Гц на разных отстройках. У меня получается хорошо развязать только через логические буфера с гистерезисом по входу (Шмитт-эффект) и малой входной емкостью, типа NC7WV17, с дополнительными фильтрами, типа MEA2010L50R0.

Спасибо за ссылки!
Хотел сразу уточнить.
В резоните многослойки с rogers только через китай, ,будет ли FR4 работать до 9 ГГц?
Не смог понять назначение inner_layer_3 в EVAL-ADF4350EB2Z-PADS-REV0.pcb.
inner_layer_2 это наверно цельный полигон земли ("заливку" не видно), а вот с 3 не ясно.
На принципиальной схеме обозначены стабилизаторы ADP150, при этом по входу 5.5В, в то же время в даташите падение напряженея записано 0,4В, это они от 5 В ADf4350 питают?
Что означает надпись DNI вместо номинала резистора?
Спасибо за поддержку!

Помимо роджера и фр4 есть промежуточные варианты, навскидку "nelco n4000 13 ep si", на котором сейчас собирают бекплейны VPX PCIex gen 3. ФР4 на 10 ГГц работать будет, но параметры никто не гарантирует. Лучше на Китай ориентироваться. По печати мне удобнее смотреть в герберах, чем разбираться с вьюэром, посмотрю позже. В качестве стабилизаторов вижу ADP3334, но и ADP150 подойдет, 0.4 В - это скорее минимальное падение напряжения при определенном токе. DNI - do not install.

Напишу здесь.
Применил сначала ADF4350 запрограммировали, полет нормальный. Потом вышла ADF4351, применил её. Но возникли проблемы с программированием, пока программист разбирается я заметил особенность - маркировка на корпусе указана ADF435X. Может быть такое, что это не 4351?
На корпусе ADF4350 маркировка соответствует.

У меня 4351 четко видно, с программированием - аналогично 4350.

Подскажите пожалуйста, как вы "упаковываете" гибридные платы с цифровой и высокочастотной частью на одной плате?
Достаточно ли сделать металлический экран только с одной стороны платы в СВЧ части?
Хотел сначала полностью заключить в металлический корпус, что бы плата лежала на нижней стенке корпуса, а получается что для этого нижняя сторона платы дожна не иметь проводников.

Извиняюсь за не совсем в тему, но стоит задача получить на выходе ADF4350 ЧМ-видео сигнал. Вопрос если выбрать один из поддиапазонов ГУН и на вход Vtune подавать видео к примеру с веб камеры, будет ли модуляция? или это полный бред.

Дабы не множить темы спрошу тут:

Как быстро у ADF4350 PLL захватывает, частоту?
или как этот момент можно просчитать?

вопрос в чем, нужно на выходе синтезатора получить ЧЛМ модуляцию диапазон 2.1-2.4 ГГц, максимальная частота модуляции 5 кГц

Дабы не множить темы спрошу тут:

Как быстро у ADF4350 PLL захватывает, частоту?
или как этот момент можно просчитать?

вопрос в чем, нужно на выходе синтезатора получить ЧЛМ модуляцию диапазон 2.1-2.4 ГГц, максимальная частота модуляции 5 кГц

Захватывает она со скоростью, зависящей от полосы петли, но это в любом случае на практике будет составлять от 100мкС. Попробуйте просимулировать в аналогдевайсевском же pll симуляторе. Но задача предполагает изменение частоты на 300МГц 5000 раз в секунду, нужно же принять во внимание дискрет перестройки, который не указан. Понятно, что лчм, но синтезатор это всегда квазиплавная перестройка.

Для пробы полосу перестройки можно взять 200 мГц с шагом в 1 мгц, лучше 500кГц
Частота модуляции 2000 Гц

за инфу спасибо

здравтвуйте.
сделал платку, запаял 4351, расчет значений регистров выдрал из драйверов под линукс. задается ширина канала и частота - все остальное высчитывается. закомпилено и зашито в Stm32f4, все работает от 34мгц до 4Гиг (далее прибора нет посмотреть). но есть проблема - немогу включить выход B, может есть ограничения? выход А работает , а B нет (вттыкаю биты разрешения выхода B, бит фундаментальной частоты, и мощность 5 дбм). припаяно все правильно - оба выхода сделаныы идентично.
спасибо.

На какой частоте проверяете? Вам точно фундаментальная частота нужна, а не с делителя?

а что есть какието отличия от выхода A? на выходе A весь диапазон проверил 35 - 4400МГц, на выходе B тишина гробовая. какие особенности?

Отличие - наличие мультиплексора. Если вы смотрите фундаментальную частоту - она меняется в диапазоне 2200-4400МГц. А остальные образуются делением. Если вы ставите выходную частоту из диапазона 2000-2200, 1000-1100 и т.д. (4000-4400 делённое на 2^n) то фундаментальную частоту вы не увидите, т.к. сами написали, что нет прибора.
Повторюсь, Вам точно фундаментальная частота нужна, а не с делителя? Чтобы выход B работал также, как А, бит фундаментальной частоты должен быть 0 - divider output.