всем привет. проетируемая плата будет работать в условиях, отличных от тепличных, море шумов и излучения. разумно ли закрывать аналоговую сторону платы ВЧ экраном? ацп - область со смешанными сигналами, половину микросхемы экраном не накроешь) значит накрывать весь аналог и микросхему, а цифровые линии отводить на внутренние слои, чего делать не хотелось бы, ибо гигабитные линии.
нагуглил следующее http://pcbtech.ru/pages/view_page/146. не понятно как быть с вертикальными разъемами на плате, если их экраном закрывать, нужны отверстия для разъемов, то есть экран будет нестандартный. если есть у кого опыт в экранировании аналоговой схемоты или ссылки на то, как это делать правильно, поделитесь, пожалуйста

Информации мало. Нужно знать хотя бы диапазон частот. Экранирующие шильды как по ссылке не панацея и многое зависит от требований которые предъявляются к устройству.
Где-то можно и без крышки обойтись, а где-то и фрезерованные коробки не спасают.

Вот как показано на рисунке так и делать.
Окружаете экранируемую область контуром земли, полосой земли, шириной 1.5-2мм, прошиваете ее переходными с шагом 1мм и по этому контуру запаиваете экран из жести.
В качестве примера любой мобильник. Бояться наводок от цифровой части микросхемы АЦП не надо, накрывайте всю микросхему.
Чтобы защититься от помех требуется комплекс мер.
1. Чистое питание и отсутствие DCDC в цепях питания АЦП
2. Раздельное экранирование входных цепей АЦП, малошумящих фильтров, усилителей, драйверов и собственно АЦП
3. Аккуратная работа с планами земли и питания, тотальное использование stripline для скоростных линий, и отсутствие скоростных линий и питание цифровой части,
а также их возвратных путей под аналоговой частью
4. Тотальное использование FerriteBead и конденсаторов в цепях питания и построение звездообразной схемы питания для аналоговой части.
5. Не помешает заэкранировать и цифровую часть
6. Одна из сторон платы обычно накрывается экранами, как на картинке, а нихняя сторона как правило экранируется фрезерованными пустотами в толстой крышке устройства,
таким образом что ребра как раз попадают в полосы заземления на нижней стороне платы.
7. Вся плата, включая источники питания, цифровые, аналоговые и аналогоцифровые узлы разбивается на отдельные участки, разделенные полосами заземления,
и каждый узел накрывается своим экраном. Это работает. Как вариант все именно так и развести, в случае чего экран просто не устанавливается.


И не надо бояться прятать скоростные линии внутрь платы, я видел работоспособный промышленный дизайн где PCIE Gen2 5GHz проходил по двум внутренним слоям, прием по одному внутреннему слою, передача по другому, с переходными высотой чуть более 2мм на всех линиях и длиной трасс не менее 10см.
Так что если у Вас порядок сигналов такой же, есть масса запаса по SI.
Как вариант, если очень хочется, можно использовать гибкожесткие коаксиалы толщиной 1мм для протаскивания пар по плате. У них более качественные параметры, но правда
такая жесть на смешанной плате вряд ли понадобится, это из области импедансов РЧ.


Не надо бояться дыр в экране. Если есть вертикальный разъем, то щель в 0.5мм не повлияет на экранирование.Через сам разъем больше помех пролезет.
И наконец, любая плата от старой мобилы очень хороший референс дизайн как именно надо делать. Там все и аналог, и цифра, и прием слабых сигналов, и передача сильных РЧ сигналов.
Микроскоп и мануал от мобилы в руки. Очень хороший пример. Экранирование там сделано качественно, зашумить его сложно.

спасибо за подробнейший ответ. только не понял, на какую картинку Вы ссылаетесь и какую например мобилку взять? картинка PCBтехнолоджи или была еще какая-то и вы, быть может, забыли прикрепить к сообщению

Картинка с PCBtech, она же любая мобила предыдущего поколения. Как вариант, классика Nokia 3310.
Схема и расположение компонентов http://www.s-manuals.com/manuals/phone/nok..._schematics.pdf
Сервисное руководство с описанием http://www.qrz.ru/schemes/download/3506
Фото платы http://prodano.by/catalog/4857720
Фото с открытыми экранами http://monitor.net.ru/forum/nokia-3310-info-151576.html

и вдогон другая модель мобилы но с открытыми экранами http://maemo.su/forum/viewtopic.php?id=4623&p=2
Они как раз экранируют чуть ли не на уровне чипов

Мне кажется, что смотреть на старые мобильники не стоит. Лучше посмотреть на новые мобильники, разобраться в технике комбинирования экранирования с поглощающими материалами. Заодно потратить время на книжку. Нужна читалка DjVu книг.

В этой книге много примеров расчётов и параметров экранных технологий -> Advanced Materials and Design for Electromagnetic Interference Shielding autor Xingcun Colin Tong.

за книгу спасибо

не нашел где скачать книгу, но спасибо

под границами экрана на внутренних слоях платы получится забор из via, который в любом случае придется разредить, чтобы протащить сигнальные линии.


все сигналы, пересекающие границы этих участков придется вести по внутренним слоям платы. (MGT допустим можно, а вот как сильно изменится спектральный состав аналогового сигнала при переходе через два ПО (via), обладающим паразитными индуктивностью и емкостью).
вопрос как сделать лучше:
A) накрыть одним экраном входной аналоговый каскад [разъем->фильтр->согласование->ацп]. Все цепи каскада на слое TOP, нет переходов/via -> минимальные искажения в спектр входного аналогвого сигнала, но наверное хуже межканальная развязка ацп.
Б) как на картинке Нажмите для просмотра прикрепленного файла, где разделено все что только можно разделить, наверное лучше межканальная развязка, и даже отдельные зоны для питания и для клока, но во входные аналоговые цепи встраиваются по два via, чтобы пролезть под ребром экрана и вылезти обратно к ацп на слой TOP.

1. Спектральный состав никак не изменится, поскольку LC параметры это линейные элементы, они спектр сигнала не изменяют, изменяют амплитуду составляющих.
2. И так и так нормально на частотах до 2ГГц. Выше 2ГГц я не видел усилителей на многослойках, только спец материал плат и только в два слоя. На фото явно FR4 так что до 2ГГц.

то есть при смене слоев меняются амплитуды гармоник аналогового сигнала, что тоже не очень хорошо.
максимальная частота в спектре аналогового сигнала (несущая) 0,3 ГГц, полоса частот 10 Мгц.
тогда аналоговую и цифроаналоговую части схемы накрою одним экраном, выходной гигабитный цифровой выход ацп на внутренние слои сразу пущу.
еще вопрос, немного оффтопик, сериализованный гигабитный выход ацп цепляется на ножки LVDS_GPIO ПЛИС, может кто-нибудь в курсе? или на MGT? //в проекте предполагается использовать Xilinx Spartan-6.

Если какая-либо из частот спектра будет задавлена, как же это не повлияет на спектральный состав? Представьте, если ВИА сработает как ФНЧ и срежет (к примеру) вторую и третью гармоники в то время как к устройству предъявлено строгое требование к времени нарастания фронта сигнала (если сигнал импульсный или цифровой с пикосекундными фронтами). И тут всё, приехали (то есть фронт завалили)

Гигабитный выход безусловно только на GTP трансиверы. И конечно обязательно почитать по правилам разводки на гигабитных скоростях.
Хотя если длина трасс менее 2см, можно существенно упростить жизнь и развести "примерно".

UPD. Снижение амплитуды верхних гармоник а-ля ФНЧ конечно можно рассматривать как изменение спектра сигнала, но надо как бы и меру знать.
Если переходное удавило верхнюю гармонику полностью то либо гармоника была не нужна изначально, либо плата разводится не под тот диапазон частот.

В качестве примера требования PCIE https://www.pcisig.com/developers/main/trai...4d08b469f57e5f1
Стр. 10 на частоте 1.25GHz потери 0.25..0.35dB на одно переходное отверстие. Это всего 6% от мощности сигнала или 3% от уровня напряжения.

Отсюда и предлагаю отталкиваться. До 2ГГц можно смело запулить 2..3 переходных.

UPD. Да на странице 16, 0.25dB на одно via

грустно, если это действительно так, потому что mgt весь занят в настоящий момент


про потери амплитуды/мощности сигнала при переходе через via скорее на 16 стр. указано. на 10-ой потери на единицу длины дорожки

На внутренних слоях всегда лучше разводить, ЭМС выше и нет фазовой дисперсии. Хорошее правило - придерживаться минимальной длины линий на верхнем слое, тогда возможно и экранов между каналами до 300 МГц не понадобится. Про виа уже сказали - минимум. Чей кусок платы, какой генератор и как раздается?

клок приходит на плату извне через дифпару, может быть дифсинусоидой/просто синусоидой/меандром -> LTC6957 (to LVDS conv) -> Si5368 CLKOUT[4..0] -> FPGA_CLK/FPGA_MGT_bank0/FPGA_MGT_bank1/ADC_CLK


В сборочном ките (плата ацп+материнка) гигабитный выход АЦП подается на LVDS порты общего назначения.
[1] Плата с АЦП: http://cds.linear.com/docs/en/demo-board-s...ic/1525asch.pdf
[2] Материнка: http://cds.linear.com/docs/en/demo-board-s...ic/1371asch.pdf
[3] Сборка: http://cds.linear.com/docs/en/demo-board-manual/dc1525af.pdf

Например,
[1] -> лист_2 -> разъем J1 -> пины G9/G10 (CHANNEL 1 OUTA+/-)
приходят в
[2] -> лист_12 -> разъем J8 -> пины G9/G10 (цепи LPC_P32/LPC_N32) -> лист_9 XC5VLX30T Bank_18 LVDS_GPIO.

Видимо 10B/8B decoder в ПЛИСе реализован вручную, а не как готовое решение GTP порта.

К тому же, непонятно следующее. Инженеры Linear используют в [2] разъем Samtec SEAF-40-06.5-10-A, в даташите которого http://www.samtec.com/ftppub/pdf/seaf.pdf указано на каких пинах можно пускать дифпары. В ките дифпары разложены по разъему загадочно... в шахматном порядке, но не в соответствии с документацией на разъем...

В условиях "диких" помех надёжнее было бы оптоволокном. Ну или экранированной дифпарой тоже как-то понадёжнее будет, чем обычной...

PCB_CLK_GEN -> разъем Samtec 26 Gbps -> PCB_FPGA_ADC
т.е. плата вставляется в материнку, на которой генерируется клок

Плохо, точнее кошмар, по-другому нельзя сказать. Те, кто думает, что к клоку требования по ЭМС менее серьезные, чем ко входному сигналу, сильно ошибаются. Встречался с конструкцией, описанной Вами, была приемная часть антенной решетки, ничего хорошего не вышло, переделывали. И самое неприятное - результат был прогнозируем заранее. Для тактового сигнала линии должны быть на основе коаксиального кабеля с двойной экранировкой (> 100 дБ) или жестких/полужестких кабелей. Никакие дифференциальные линии от помех не спасут, пролазы могут быть до -30дБ, для цифровых линий это нормально, для аналоговых - смерть.


Такой же кошмар, как и в предыдущем случае. Чтобы на ПЛИС подать, такая цепочка подойдет, на АЦП - нет. Между внешним клоком и тактовым входом АЦП должно быть минимум активных элементов, и этот минимум должен обеспечивать -170 дБн/Гц широкополосного шума, что LVDS и PECL драйверы не могут дать по определению, и тем более системы с внутренней ФАПЧ.

P.S. Прошу прощение за жесткую критику, иначе нельзя. Не могу видеть, как динамику АЦП с 70 дБ по SNR/SINAD убивают до 45-55 дБ.

стучусь сюда периодически, чтобы эту самую критику услышать. LVDS LVPECL не подойдут, а что же тогда?

RF усилители HBT SiGe или InGaP по схеме Дарлингтона (для безусловной стабильности) + пассивные делители мощности + балуны для преобразования в дифф. сигнал - это в идеальном случае, да и просто вызывает уважение, когда грамотно и профессионально решаются задачи. Чуть хуже, но во многих случаях подходят (до 100 МГц) - Tiny/Little Logic.
Никто не замечал такой интересный момент: в даташитах часто рекомендуют тактовый вход АЦП сопрягать с LVDS и PECL драйверами, но ни на одной eval-плате не найти таких драйверов, сами себе противоречат?

Они же одновременно и трансформаторы советуют для согласования в качестве балунов.
Я думаю, что они в даташите просто не оговаривают условия использования драйверов.
Для этого обычно выпускают отдельные Appnotы, в которых может быть сравнительный анализ.

По сути - это одно и тоже, BALUN - Balance-to-Unbalance - общее название.


В том то и дело, что сравнительного анализа не встречал, как и слов, говорящих о снижении динамики в случае использования этих драйверов.

Ну не совсем, трансформатор может ещё и усиливать, и менять выходное сопротивление, что зачастую является немаловажным.
Но вобщем, Вы правы...

а есть где подсмотреть реализацию?

Конечно не "усиливать" ), сразу поправим, менять сопротивление, как и балуны в том виде, в каком они обычно встречаются без гальванической развязки. Есть балуны с трансформацией сопротивления 16:1.


Странно, но то что должно быть классикой, встречается не классически редко ) Посмотрим.

..а всякие 4DSP и не знают про такое - лепят гавно с 14 - 16 битными АЦП по типу FMC176,FMC164 (а там и PLL и PECL и дифф. пары) и продают за дорого.

есть ли здесь сарказм, так и не понял..

Для военных целей цена определяется не себестоимостью - это должно быть Вам известно. Где они приводят характеристики того, что получили? Давайте посчитаем и сравним, с тем что получает фирма-производитель на своих тестовых платах?

..да я не спорю, просто удивлюсь что люди делают что-то не правильно и это у них пользуется спросом.
з.ы.
цифры есть в приведённом pdf-нике.

Мне бы хорошо выборку сигнала с известными параметрами, ладно, попробуем сравнить:

у TI при входной частоте 230 МГц SNR = 72.5 дБ (73.4 дБ) и всего на 1 дБ хуже сигнала с частотой 10 МГц, видно можно еще повышать входную частоту.
у 4DSP уже при входной частоте 124 МГц SNR = 63.5 дБ и на 7 дБ хуже сигнала с частотой 11 МГц

Для FMC168/FMC164/FMC162 заявлена полоса 250 МГц, где данные? Страшно показывать? И тем цифрам, что привели слабо верю, больше доверяю своим вычислениям. Часто сталкиваюсь с некорректным вычислением SNR. А где SINAD? Он бывает на 10 дБ хуже SNR и не менее важен. По микросхемам Analog Devices, что применяет у себя 4DSP, весь форум поддержки соответствующей фирмы завален вопросами. Нет у меня доверия к этой фирме.

Ну да, термин неподходящий, правильнее - изменять амплитуду сигнала по напряжению.

А 1:16 есть? Да, и про гальваническую развязку Вы совершенно уместно упомянули, она в теме самое к месту.

Попробую составить примерный вариант:

Вход -> аттенюатор на 1..3 дБ -> пара встречных диодов Шоттки -> усилитель RFMD SGA4486 -> делитель 1:4 Minicircuits SCA-4-10 -> линии передачи на отдельном внутреннем экранированном слое -> балуны типа Murata DXW21B -> вход clk АЦП

Краткие пояснения: аттенюатор с диодами ограничит входную мощность до уровня 2-3 дБм, усилитель раскачает сигнал до 16-17 дБм (на 2-3 дБ больше, чем обычно пишут в строке P1db, с легким ограничением), и с учетом потерь в делителе, на один канал АЦП получится 9-10 дБм или порядка 1 В амплитуды (2В p-p), что в большинстве случаев хватает. Если качество входного сигнала не известно, то вместо аттенюатора желательно поставить простой полосовой LC фильтр для снижения широкополосного шума.


Гванелла именно с такого начинал:
https://yadi.sk/i/naWL-bVDf2hSX

что-то сложная и малопонятная мне по матчасти схема получается.
в начале был еще вариант с CMOS логикой LittleLogic или TinyLogic, где "шумы на уровне -175 dBc/Hz и фликкер небольшой", может быть такой вариант будет доступнее для понимания..

схема вполне понятная если у вас есть источник чистого клока он в виде синглъэнда проходит ограничитель на диодах,усилитель, пассивный разветвитель и переходит , непосредственно перед АЦП, в дифференциальный вид с помощью балуна.

Или не хотите понимать. Пусть вышестоящее руководство даст указания, как нужно делать.


Схема на первый взгляд выглядит проще - берется несколько логических буферов типа NC7SZU04 или NC7SVU04 и объединяются по входам, но надо учитывать, что растет суммарная входная емкость и ее необходимо согласовывать с 50-ой линией. Выход не желательно напрямую подключать к 50-ой линии, возможно резистор придется поставить небольшой последовательно. И такая схема требует большого размаха входного напряжения, где-то 5...10 дБм, поскольку сами элементы на частотах ~100 МГц имеют небольшое усиление. В предыдущем варианте диапазон входного напряжения может быть в более широком диапазоне - от -5 дБм до 10 дБм.

Собирайте макеты и экспериментируйте.

P.S. Есть оказывается малошумящий PECL, Hittite как всегда отличается своей проворностью и умением делать эксклюзивные вещи - HMC987LP5E, но пока не понятна дальнейшая судьба продукции этой фирмы в целом.

Я уже делился своими сомнениями вслед за ledumом. Нечто подобное было с заводом, на котором раньше работал: купили конкурента по-дешёвке, выжали как тряпку, отбив бабки, и уничтожили. Тут вроде капитал посерьёзнее, но учитывая цену на микросхемы HMC, деньги вернут быстро. Но все конкурирующие аналоги AD скорее всего свернут. Я бы не полагался на их продукцию, сейчас перелопачиваю несколько разработок, из которых выкинул все перестраиваемые фильтры. Также ухожу от HMC70X, нарвавшись на глюкавость HMC700. Чую нутром - сливают их...

1. предполагается система из нескольких плат, на каждой плате по ацп, источник клока на материнской плате можно и нужно тоже выбрать
2. не понятно зачем сигнал ослаблять, а потом усиливать?
3. все-таки в чем "фишка" SiGe усилителя? это борьба за вертикальный фронт клока и малый шум?
4. балуны вх/вых импеданс 75 Ом, нужно 50, если я правильно понимаю

Тяжёлый случай. Скорее всего придётся чистить каждый источник клока на каждой плате непосредственно перед АЦП.
Но могу и ошибаться - слишком мало исходных данных...

а чем клок чистить?

Скорее всего ФАПЧ с VCXO или хорошим узкополосным ГУНом, коих предостаточно делают Mini-Circuits.
Микросхемы ФАПЧ со встроенным ГУНом тоже могут подойти, но там уровень ПСС будет много выше.

тоже интересно

Выше писал про встречные диоды, ограничивающие мощность и делающие клиппированный синус (положительный момент). При ограничении на диодах возникает отраженная волна, аттенюатор ее частично гасит. Аттенюатор еще нужен, чтобы не вводить усилитель в глубокое насыщение, что может плохо сказаться на шумах. У приведенного усилителя максимальная выходная мощность в районе 15 дБм и усиление в районе 20 дБ, а подаем 2-3 дБм - уже будет ограничение.


Малый шум в дальней зоне и при ближних отстройках (фликкер-шум).


Не столь важно, это волновое сопротивление, которое имеет значение на более высоких частотах. Чаще востребованы балуны 50/100 Ом, но ввиду эксклюзивности и не такой широкой доступности, не рекомендую. Также можно поставить 50/50 Ом, разницы никакой, что удобнее.


Не логично получается - закладывать заведомо плохой вариант раздачи тактов, чтобы потом чистить. Жесткие/полужесткие коаксиальные кабели - единственно правильное решение.

Может cтаться, что при такой архитектуре не получится сохранить чистый клок (несколько АЦП+общая материнка с тактовым сигналом непонятно какого происхождения), поэтому локальная чистка может оказаться более эффективной. А вообще, я уже говорил, что слишком мало исходных данных для какой-то конкретики...

С источником несколько проще - отфильтровать не так накладно, пусть даже ФАПЧ с VCXO. А потребителей то больше. По печатной плате раздать клок с хорошей ЭМС можно в исключительно редких случаях, когда сигнал передается во внутреннем экранированном слое, а в других слоях при этом, по пути прохождения, нет никаких других сигналов, тем более цифровых. Взаимное влияние может быть через земляные переходные отверстия, которые так любят многие ставить вдоль прохождения сигнала. Конструктивно сложно, почти невозможно, пространственно разнести тактовый и цифровые сигналы на многослойной ПП в концепции автора. Автор сам загоняет себя в ловушку. Мало того, что по объединительной плате сложно доставить клок, потом его надо доставить до АЦП внутри каждого модуля, аналоговая часть которого должна быть диаметрально противоположна цифровой, значит клок опять нужно ухищряться тянуть между паутиной цифровых.

P.S. Почему я делаю акцент на тактовом сигнале? Потому что каждый раз вижу одну и ту же картину, постоянно одни грабли, они годами не исправляются, каждый раз заказчику приходится идти навстречу исполнителю и занижать характеристики в ТЗ. С точки зрения аналогового сигнала, обращаюсь к названию темы, автор думает серьезно: экранировать ли аналоговую часть, даже отдельно каждый канал, все элементы поближе к АЦП, сигнал заводится коаксиальным кабелем, а как же с тактовым, опять про него забыли?

найти бы путь без граблей.. может подскажете ?
частоты все выше, модули все меньше, их все больше, размерности меняются. Самое время раздать клок сантиметровой толщины кабелем по всем 10..00 модулям.
И вся вот ета кухня, с прицепом с блоками раздачи клока, с разводкой этих прекрасных кабелей с анфаса полотна, с регулярно ломающимися коаксиальными разъемами, с "волосатой" спиной полотна, не похожа на безграбельное решение. Требования теории ясны, но из-за изменяющейся компоновки полотно может просто не собраться.

Вижу Вы в курсе. Сразу встречный вопрос: частота гетеродина как передается?

Отличный ответ: есть узкое место, его нельзя изменить, поэтому и ничего менять не нужно. Сам пользуюсь.

но рано или поздно количество перейдет в качество.

Люди растягивают MGT на метр на полиимиде, и он работает. Значит полосы достаточно, вопрос в шумах ? Давайте бороться с шумами....

Мне не понятна аббревиатура. Полиимид - гибко-жесткая плата?

MGT - мультигигабитный трансивер. На нем висит PCIe например. Полосы, которую занимает этот интерфейс нам достаточно.
Да, полиимид - гибко-жесткая плата.

Скажу честно, в аналоге я не силен, это не моя специализация.
Я знаю лишь одно: если ничего менять, ничего хорошего из этого не выйдет.
Реализация полотен с новыми требованиями старым путем приведет к полоумному увеличению себестоимости и трудоемкости, и понижению надежности, которая и так не очень-то. Даже современные станции являются очень сложными изделиями.

Это означает банкротство предприятий, коллективы которых не смогут найти "правильных" изменений.