Не видя что и как вы сделали ответить не возможно. Вариантов много, гадать нет времени.

Да, я понимаю...
Еще раз по поводу ширин трасс. Нет возможности запоминать последнюю ширину? Каждуя новая трасса независимо от выбора текущей ширины начинается с максимальной ширины, указанной в CES.

Вобще-то она обычно начинается с typical, если конечно вы не установили Editor_Control>Routes>Expand_Traces.
Ширина каждый раз выбирается системой согласно настройкам цепи. Если не включена опция Expand_Traces, то выбирается значение typical, если включена то expansion.

Спасибо!

И еще:
1. Можно ли подвинут компонент с частью разводки так, чтобы разводка осталась неизменной?
2. Нужно провести дорожку GND от площадки к площадке так, чтобы она не прицепилась к заливке GND на этом слое. Это возможно?

Очередной виток?
http://electronix.ru/forum/index.php?showtopic=12557

http://electronix.ru/forum/index.php?showt...;hl=routed+pins

VIA не хотят цепляться за полигон, когда находятся на паде. Нигде не нашел решения...

Все просто Нажмите для просмотра прикрепленного файла

Но у меня VIA обозначены как утопленные в заливку. И по идее та часть VIA, которая попадает под область заливки должна топиться.



Но вопрос в другом. Проводник GND нужно провести от пина к пину с зазором от полигона GND. Как это сделать?

Ну так включите соответствующие настройки (можно свои для каждого как показано) Нажмите для просмотра прикрепленного файла

Я даже окна Pin Thermal у себя не нашел.
Но вот мои параметры... Почему не цепляются VIA непонятно...

И еще... Насчет линий, которые не должны цепляться к заливке. Я нашел тут вкладочку, по-моему это по теме, но опять-таки ничего не работает....

1. EE2007
2. Данная опция дает возможность провести трассу от пинов находящихся внутри плэйн, но это не означается, что сама трасса должна сама изолироваться от ее плэйн. Если уж так необходимо изолировать это соединение так нарисуйте Plane_Obstract.

1. То есть в 2005 подцепить переходы, касающиеся падов, к плэну не судьба?
2. Спасибо, я понял смысл Routed Plane Pin Control ! Так и поступил, обвел дорожки Plane Obstruct.

Еще вопрос:
3. Запустил DRC, получил файл ошибок. Но в нем указан только тип ошибок и их количество без ссылки на конкретную цепь или пин... Как проверить ошибки?

Читайте Модуль 10 в exp_pcb_intro_wkb_rus.pdf

1. При добавлении текста (символа) на плату, рамка вокруг него больше самого символа порой в два раза. Это неудобно при заливке. Можно ли эту границу как-то откорректировать.
2. В Draw режиме можно ли копировать и вставлять объекты?

3. В ALTIUM есть такая вещь, как Tenting Vias. Отверстия покрываются и заливаются лаком. Есть ли такая функция здесь?

4. Не могу найти GerbTool, чтобы посмотреть выходные файлы. Подскажите, пожалуйста, где это приложение.

5. С какого слоя берется информация для SilkScreen? В моем проекте вся силкскриновская информация находится на слое DisplayControl>SilkScreen Items>Outlines, а не на слое DisplayControl>SilkScreen Items>SilkscreenLayer. Где-нибудь можно указать, чтобы при генерации гербер файлов информация бралась именно с этого слоя?

Имеются ввиду покрытые маской переходы? При формировании Gerber уберите Via Pads в списке Items
в окне Gerber Output.

GerbTool сейчас нет в составе ПО. Используйте команду File>Import>Gerber. После импорта Gerber-а импортируются на пользовательские слои. Кстати еще сразу посмотрите на функцию Output>Manufacturing Output Validation - сравнение данных текущего проекта и файлов (Gerber и NCDrill)

1. По моему никак.
2. В чем проблема - стандартные функции Ctrl никто не отменял.
5. Если шелкография обработана, то есть информация на Silkscreen Layer (в диалоге гербер это Altered_Silkscreen_Top для верха), если не обработанная, то включите Items, Layer:Layer1 и соответствующую строчку Silkscreen_Outline (блок настроек в правом нижнем углу диалога)

Большое спасибо за ответы!



Не было бы проблемы - не писал бы... Не работает вствка. Даже в меню Эдит функция Копи присутствует, а Паст нет...


То есть будут задействованы сразу все отверстия? Получается два варианта: либо открыты, либо закрыты? А не закроются отверстия те, которые на падах?

Ctrl - двойной щелчок ЛКМ - появляется копия выбранного объекта, поверх него.
Ctrl - нажать ЛКМ и потянуть объект - на мышке появляется его копия - тренинги внимательно надо выполнять .

Внесите маску (Solder_Mask) в padstack для via или генерируйте маску через Output>Mask_Generator

Забявается то, чем регулярно не пользуешься)

Как убрать ненужные слои из User Draft Layers в Display Control? Импортировал один раз много лишних Gerber-слоев и они остались лежать мертвым грузом в проекте.

Setup>Setup_Parameters>General

Имеются ли в пакете реперные знаки для производства или их нужно рисовать самому? Хотелось бы ктнуть на плату штук пять "бабочек" (квадрат со сторонамит 1,5 мм, разделенный на четыре квадрата, два из них черные, другие два белые)

Padstack_Editor тип Fiducial - это и есть реперный элемент

Спасибо) А есть предопределенные или их надо создавать самому?

Сами.
Зависит от ЦБ - например в ODALIB и тренинге есть

Реперы нужно создавать самому исходя з требований монтажников.
Например круг (квадрат, ромб, крест) диаметром не менее 1 (2...3) мм и высвобождаемая область от маски, паяльной пасты, компонентов и полигонов немене 2 (3) диаметров.
Все зависит от точности считывающей эти машины.

Спасибо за ответы)))
И еще некоторые недопонимания...
1. Fiducials не отображаются в Gerber-файлах, хотя строчка Fiducials в Items в Gerber Output выделена.
2. Прорисовываются только контуры символов текста в выходных Gerber-файлах. Можно ли их сделать польностью залитыми? Используемый шрифт - GOST TypeA.

1. Разберитесь на каких слоях в padstack у вас есть информация, на них и должна быть в гербер файлах
2. У текста в свойствах есть пункт Pen_width - ширина пера. При обработке Silkscreen_Generator тоже можно установить эту ширину, для тех текстов где стоит ширина 0.

Но текст получается уродливым, с пропусками по середиене, либо излишне толстым. Неужели пакет не позволяет сделать гербер слоя силкскрин такой, каки мы его видим. Должен же быть выход...

1. Используется true type шрифт. Т.к. он формируется контурной линией, то чтобы буква была заполненной, она должна быть простой формы и подобрана соответствующая толщина контурной линии.
В ExpeditonPCB есть два таких специализированных фонта:
Veribest_Gerber_0
Veribest_Gerber_1
2. Вы можете решить данную проблему в системах подготовки к производству (CAM350, Gerbtool и т.д). Передав туда необработанный текст (как вы его видите). Как - я уже отвечал недавно.

А что, свои Veribest Gerber Mentor в 2007 не починил? Наверное, опять ждут, чтобы я это сделал Зрею...

Недавно попалась статья, так там говорится, что такие знаки не рекомендуются к применению.
Если не поздно, может лучше спросить у своего изготовителя.

А в чем проблема то?

Как обычно. Кириллица, сэр.

специально они кириллицу сами в фонт добавлять не будут - не тот рынок

То есть, можно приступать? А то с PADSом получилось обидно - починил шрифт, а через пару месяцев - бац - новый релиз, и со шрифтами стало все в порядке.

Можно. На PADS-е ребята попроще, им крутится надо, чтоб заработать, а на Exp. "крутизна" замучила, им после IBM и т.п. (с десятками лимонов $) запросы "мелочевки" не очень интересны .

Нашим монтажникам эти реперы удобны, автоматика цепляется за них хорошо. А если подгоняют вручную, то перекрестие тоже очень удобно!
В статье приводится предрлчтительное исполнение реперного знакак в виде кружочка, но в ручном режиме, когда монтажник видит перекрестие, не очень удобно попадать в центр круга.

Подскажите, пожалуйста, в чем я ошибся, ситуация следующая:

Создал проект в DxDesigner-e, нарисовал схему. Скомпилировал и упаковал ее. Перешел в Expedition. Разместил там все компоненты. А теперь главное: при переходе указал шаблон топологии для 4-слойной платы, но затем, уже в Expedition в меню Setup->Setup parameters->General в поле Number of physical layers вместо 4 поставил 2 т.к. мне нужна плата двухслойная. И теперь при открытии проекта заново и прямой аннотации появляются ошибки:

"Failed to import constrait data from CES"
"Unable to load design (имя) the netclass file is missing - it has the "ncl" extension"
"An error occured during reload. We will ow attempt to restore the design from the most recently saved data. Any changes you made since your last save will be lost"

А потом при попытке сохраниться:

"Constraint synchronization failed. Constraints have not been updated in DxDesigner"

Какой релиз?
Если 2005, то возможно надо пересоздать CES.

Да, 2005. А как это сделать? Т.е. процедура добавления/удаления слоев была правильная?

Процедура правильная, но в 2005 было несколько баз CES и поэтому возникали проблемы синхронизации между ними.
Порядок в принципе таков.
- после измениения слоев в Exp. открываем CES и смотрим произошли ли изменения, если нет то правим.
- сохраняем CES, Exp, обратно аннотируем
- открываем CES в схеме и смотрим что там....

Не могли бы вы по-подробнее рассказать о том, на что надо смотреть в CES и что править, если надо

CES>Edit>Stackup - стек слоев в CES должен совпадать со стеком Exp.

Прикрепил картинки с изображением стека в Exp и в CES. Насколько я понял CES треует, чтобы был хотя бы 1 слой заливки - но у меня ведь плата двуслойная, выделять целый слой только под заливку как-то плохо...

1. Дав слою тип Plane - не означает что на нем нельзя трассировать (это вам не PCAD).
2. В CES уберите галочку Keep_Layers_in_sync и отредактируйте. Чтобы адекватно рассчитывался импеданс, обязательно нужен слой Plane (или Split\Mixed).
Например доп. слой на расстоянии 2,5 см от реальных, дает возможность считать импеданс и при этом его фактически нет.
3. Если импеданс не важен, то оставьте все слои сигнальными (просто SE будет ругаться и все).

Прошу прощения, разбираюсь в exp пока плохо - не могли бы вы подробно объяснить, что именно я должен отредактировать, сейчас пока мне это остается неясным - как настроить CES и как быть с заливкой?

Такой вопрос чем можно нарисовать схему в Linux(средствами Mentor), чтобы потом разводить ее в ExpeditionPCB (Linux)?
Сильно не пинайте, только начал разбираться с этой системой.