DxDesigner например. Под линуксом все тоже самое, только нет смарт-утилит.

кто нибудь может рассказать необходимость реперных точек - что будет, если их не будет и почему нельзя использовать любую площадку в качестве этой точки

вот например пере до мной лежит плата

Xilinx ml403 на ней стоит десяток микросхем в том числе BGA xilinx virtex 4fx12 более 600 ног
нет ни обной реперной точки - более того рядом с микросхемами нет даже открытых via площадок - все типа тентед

как это понимать???

посмотрел на горелую ml-300 c virtex2pro - тоже мамое нет там никаких точек

Все зависит от производства. Последняя плата которую мы паяли, была без реперных знаков. Инженеры начали жаловаться что микросхемы они не могут нормально позиционировать на плату (они как раз цеплялись за КП место репера). Так что лучше уточните у производителя.

изготовитель платы может сам поставить реперные точки ВНЕ габаритов платы (на групповой заготовке), после монтажа групповой заготовки и разделения следов, естественно, не останется.

ключевое слово может

естественно, это проблема не изготовителя ПП. Например PS-Электро, если предполагается монтаж в их холдинге - так и делает, автоматически учитывая требования монтажного производства.
Если место монтажа неизвестно - лучше поставить самому.

А где можно скачать?

Наверно там же, где вы скачали Exp под линукс.

там нет, поэтому и спрашиваю (нужно для некомерческих целей)

Забодал меня грлюк DRC, "вылетает" при проверке если включена "Net class clearances and rules", это я сейчас даже толком зазоры проверить не могу

Вы хотели поделится или решить проблему? Если второе, то сами понимаете последовательность необходимых действий.

Глюк наблюдаю давно (сейчас стоит Exp2005 SP3), проект без CES, стоит в меню DRC включить опцию Net class clearances and rules, как во время работы самой DRC возникает ошибка и винда его закрывает.
Комбинация остальных опций не не влияет.
Раньше с этим мирился, т.к. в интерактиве сменьшими зазорами не разведешь, вот только постоянно непонятно как да возникнет пара мест с меньшими зазорами ...

Я гаданиями не занимаюсь, хотите разобраться, давайте проект.

Непонятные ошибки при прямой аннотации:

No errors in Existing Schematic Packaging.

ERROR: No cell library search paths found from C:\2\CFO.prj

ERROR: Unable to initialize CellDBUpdate.
Do you have the correct path to the Central Library?
Did you forget to set the search path for cells?

Все везде прописано, в библиотеке есть все посадочные места. Что может быть не так?
Может дело в search path? Где его нужно указывать?

LM>Setup>Partition_Search_Paths закладка CELLs

Спасибо) Заработало!

Можно ли как-то посмотреть гербер-файлы на предмет сравнения с проектом? По пути File -> Import -> Gerber ничего не получается... там требуется какой-то GPF-файл, а герберы с расширением GDO.

Output>Manufacturing Output Validation... И файл gpf опять таки там требуется - файл то простой в синтаксисе, описывающий состав комплекта файлов gerber, пути их размещения, настройки слоев, его же Вы используете при генерации gerber. Если все настройки выполняли в проекте (директория config), то система сама подхватывает файл когфигурации как при импорте gerber, так и проверке gerber. Если Вы выполняли свои настройки при генерации gerber, то укажите путь к своему файлу gpf...

Ситуация в следующем: у меня есть два набора гербер файлов. Я их сам генерил, но очень давно, в другой системе и остаись только герберы слоев и файлы сверловок. Так вот теперь мне их нужно просто сравнить визуально. Это реально?

Решил проблему с помощью Протела! Он без всяких вопросов открыл все гербер файлы! К чему Менторовцы так все усложняют?... не понятно. Такое ощущуение, что у них главная задача запутать разраотчика и отнять у него как можно больше вреени на изучение всяких ненужных хитросплетений.

В 2007 появилась функция Analysis>Gerber Compare.
А кто Вам мешает отредактировать файл gpf и прописать там пути к "своим" файлам gerber? А по поводу визуально сравнить это Вы зря, неужели можно понадеяться на такой способ сравнения? Разумнее использовать средства автоматической проверки, благо они есть...

Открывал этот файл, но там слишком много информации и разных путей. Причем Имена файлов гербер файлов были изменены и пришлоь бы прописывать и их. Проблема в том, что там нет просто пути к папке, где лежат нужные герберы.
А насчет сравнения я соглаен. Но у меня проблема в другом: конечный файл проекта утерян, но остались герберы от него. И задача сравнить именно герберы, чего в менторе, наверное, нет...

В 2007 появилась функция Analysis>Gerber Compare.

GerberOutputFile "EtchLayer1Top.gdo" - ИМЯ ФАЙЛА
..ProcessFile Yes
..FlashPads Yes
..GerberOutputPath "D:\\TEMP\\power_Table\\PCB\\Output\\Gerber\\EtchLayer1Top.gdo" - ПУТЬ К ФАЙЛУ
..HeaderText
...CommentLine "Mentor Graphics Example Gerber Output Definition"
Перечислите все Ваши файлы в данном формате. В чем проблема?

Нужно попробовать. А насчет сравнения герберов, то я пока что в 2005-м...

Помогите, пожалуйста, разобраться в неполадке.
После ручной перемены RefDes-ов в схематике, откомпиллировал и упаковал проект. Но вот при аннотации в E-PCB появляются ошибки:
Common Data Base has been read

Target PDB Name: Work\Layout_Temp\PartsDB.pdb

ERROR: There are no PartsDB partitions from which to extract parts
and the local PartsDB "Work\Layout_Temp\PartsDB.pdb" does not exist.

ERROR: Unable to create local PDB

ERROR: Problem Making Local Parts DataBase

DataBase Load is being terminated with 3 errors and 0 warnings.
Logic Data has NOT been Compiled.

Почему не создается локальная PDB?

Проблема в том, что я вручную изменил символы в ЦБ для других целей и теперь при аннотации возникают ошибки. Как можно оботись без ЦБ для аннотации схемы в PCB?

Судя по написанному локальная не создается потому, что не видно разделов PDB. У вас вообще ЦБ к проекту платы подключена? Пути поиска разделов PDB включены? ...

У меня такая проблема вылечилась следующим образом:
PCB экспортировал в Ascii (*.HKP).
Затем. Удалил PCB и создал новый, в который импортировал соответствующий Ascii файлы.

ЦБ подключена, да и пути, вроде, все прописаны... непонятно...
Вот подскажите, пожалуйста: можно ли как-нибудь с минимальными усилиями перекинуть измененные RefDes-ы в разводку? Нужно только это.

Не совсем понял вашей проблемы, я меняю рефдесы руками на схеме, потом они такие же остаются на PCB.

Вот именно в этом и заключается проблема... Меняю рефдесы на схеме (DC), а в PCB они остаются прежними. Причем при выборе компонента на схеме, он автоматичеки подсвечивается в РСВ и наоборот. Но вот только рефдесы у них разные... Из-за этой мелочи не могу сдать КД.

Про DC ничего сказать не могу, в DxD c этим все нормально.

1. В DC есть два режима работы, в режиме Instance отображаются реальные RefDes платы.
2. Если вы изменили RefDes на схеме нужно провести упаковку и прямую аннотацию, в результате чего измененные RefDes попадут в нетлист с которым работает плата ( \Pcb\Logic\Netlist.aug) - извращенные PCAD-ом люди, иногда правят прямо в нем

надо 96 виртуальных пина добавить. все стандартно ножка мелкосхемы на два резистора, т.е. звезда.
одно решение знаю, а есть второе - скоростное ?
типа - в CES ввел пин (желательно на все 96 цепей), показал как соединить (тоже по шаблону), в Ехр команда place виртуального пина

Так все таки звезда или выравненные плечи?
Если выравненные плечи, то все просто - от ножки микросхемы до виртуального пина далее в обе стороны равные плечи. Виртуальный пин сам размещается системой чтобы создались равные плечи http://megratec.ru/data/ftp/exp_movie/new/...&route_.avi

Вопросы продолжаются и на этот раз такой вот странный: кто-нибудь может объяснить, почему в части шелкографии экспедишн не является WYSIWYG системой??? Ни в одном пакете не видел такой красоты - правлю шелк, генерим гербер(без разницы есть или нет предварительная генерация шелка), получаем... весь текст в два раза толще заданного, т.е. он просто весь слился. Но ведь на экране с ним все ОК! Т.е. я просто не вижу, что пойдет в гербер и какого оно будет размера. Как бороться?

ЗЫ Фонт не трутайп, строковый.

цепь проц_TI - виртуальный пин далее два резистора идущие на плис и память
выравнивание плеч не важно (цепь звезда), память рядом с процем, а плис у черта на куличках, поэтому пин буду двигать руками для оптимального размещения шины проц-память, а до плис дотяну в одном слое и в плис сделаю своп (конечно в IOD ) под разводку.
думаю выравнять шину проц-виртуальный пин, а затем отдельно независимо выравнить каждую из шин: вир.пин-R1-память и вир.пин-R2-плис

к приведенному фильму обучался еще на match_ branches.avi

вообще-то в expedition нет строковых фонтов, только трутайп. То что Вы считаете строковым - на самом деле тоже трутайп, только "сильно тощенький". Поставьте в свойствах текста шелкографии толщину (pen width), например, 0, или 0.1мм (или соответствующую величину в дюймах).

и еще нюанс - в настройках вывода в гербер - файл .gmf проверьте строчку
.DEFAULTDRAWWIDTH 0.1 - такой толщиной пойдут в гербер все линии с нулевой толщиной.

пример моего файла (работаю в метрике)
.FILETYPE GERBER_MACHINE_FILE
.VERSION "1.0"
.CREATOR mgerber.exe
.DATATYPE 274X
.DATAMODE MODAL
.STEPMODE ABSOLUTE
.DATAFORMAT 2 4
.ZEROTRUNCATION LEADING
.CHARACTERSET ASCII
.ARCSTYLE QUADRANT
.DELIMITER "*"
.COMMENTS ON
.SEQUENCENUMBERING OFF
.UNIT MM
.SHAPEFILLMETHOD RASTER
.RECORDLENGTH 0
.DEFAULTDRAWWIDTH 0.1
.SHAPEFILLWIDTHS
..WIDTH 0.1
..WIDTH 0.2
..WIDTH 0.5
..WIDTH 1
..WIDTH 5

Если не ошибаюсь, в Expedition в принципе нет векторных шрифтов, все шрифты - TrueType (в т.ч. и шрифты Veribest). Естественно при выводе в Gerber они векторизуются с заданным pen width. Отсюда и имеем то что имеем (что меня бесит тоже). Вроде в smart utilities для 2007 есть утилита "векторизации надписи на плате". Но что это конкретно означает - не знаю. Боюсь что они просто векторизуют надпись и получаем набор отрезков на слое шелкографиии никак не связанных друг с другом.

А самое смешное что в DxDesigner строковые шрифты есть (Fixed)

О, AlexN обогнал

Спасибо за ответы... но я в шоке. Не ожидал такой каки

читать документацию очень полезно
Нажмите для просмотра прикрепленного файла



Давно устаревшие сведения, начиная с 2007.3 Нажмите для просмотра прикрепленного файла

А я читал доку, поэтому и написал сразу, что "генерим гербер(без разницы есть или нет предварительная генерация шелка)". Т.е. результат одинаковый - хоть делаем сначала генерацию шелкографии, хоть пытаюсь сразу выдать в гербер в обход этой генерации - в обоих вариантах получаю сгенерированную графику, которая не такая, как исходная.
Насчет второй картинки - при попытке выбора любого из показанных на скрине шрифтов экспедишн ругается и шрифт не меняет. Скрин ругани вечером приложу.

Исходную вы смотрите на слое SilkScreen_Layer или на RefDes? В гербер вы выдаете Altered_SilkScreen или SilkScreen_Reference_Designator?
- если первый пункт, то что вижу то и получу
- если второй, то получу не то что вижу
У меня без проблем ставится любой из перечисленных фонтов.

вот ведь ворона, проворонил.

аналогично
"Ну, теперь заживём!" (С)

forward annotation убил микросхему - что делать впредь, чтобы это не повторилось?

Что я сделал... Я убрал из схемы одну микросхему (у которой был RefDes DA2). И пару резисторов. После чего сделал repackage all в DxD и forward annotation в Exp. В результате - в Exp были уничтожены нужные микросхемы, но под руку попал и корпус, который я не убивал, не трогал вообще, и при этом к тому корпусу была уже сделана трассировка!!!. Привожу вырезку из ForwardAnnotation.txt, касаемую этой микросхемы.



Какого черта ей сделали "removed from the layout" она стала "have not been placed" когда я ее уже давно расположил, все вокруг развел, и больше не трогал? Ну хрен с ним, что packager мне половину рефдесов попеременял, его право, но убивать разводку к компоненту и делать его unplaced - это уже слишком!!!! Я возмущен!

Не понял - а зачем Вы делали Repackage All? Достаточно было сделать просто Forward Annotation, причем без Packager-a в DxD, а только в PCB, тогда по крайней мере уже готовые куски платы не трогаются.

Сам на этом пару раз попадался - забывал отключить галку при аннотации удалять незаконченные цепи и корпуса

Так я с этого и начал - в результате компоненты, удаленные в DxD, не удалились в PCB. А мне надо было законным образом с платы убить все то, что я убил в схеме.

Какая последовательность действий должна быть в случаe:
- я развел часть схемы, и меня эта разводка полностью устраивает.
- мне не понравилось, как ложится на плату другой блок схемы, и я снес его под корень в DxD и разработал с использованием других компонентов.
- я хочу передать все изменения, включая убийство убитых мной компонентов, в Exp, но с гарантией того, чтобы он не трогал то, что я не трогал в DxD и то, что разведено.

Всегда делайте Package Symbols. При этом упаковываются только неупакованные компоненты.
Repackage All сначала удаляет все рефдесы и номера ножек.
Для переименовывания рефдесов в Expedition есть соответствующая утилита.

А убитые-то убиваются? И в результате в нумерации рефдесов дырок не останется? Или дырки из рефдесов убирать той утилью, что для переименовывания?

там вроде по умолчанию опция - сделать запасными (spare). Поставьте delete.