Обнаружил в левом нижнем углу вот такой прямоугольник (в нем посередине написано 80V8A, имя проекта). Когда начинаю его таскать то передвигаются все элементы за исключением дорожек. Откуда он взялся и что это такое? Это что-то очередное полезное чем надо научиться пользоваться?



В правилах на ширину дорожек когда-то давно прописал 15mil. Недавно исправил на 20mil но по прежнему рисуются 15mil. Клавиша Apply там для красоты стоит или в нее заложен какой-то другой смысл?

Очень похоже на Room.


Автоматом ширина дорожек при изменении правил не изменится - надо их выделить и поменять ширину через Инспектор.

Это понятно. Вопрос в том что уже новые дорожки рисуются по старым правилам. Потом тупо еще несколько раз переписал цифры и нажал Apply и теперь нормально. Жаль что с первого раза не получается.

Прямоугольник внизу действительно room. И наверно он создался когда я мастером плату создавал. Но такие размеры я ему вроде не присваивал. Удалился он без проблемм. Надеюсь это не вредно?

Нужно-ли для всей платы выделять комнату размером с плату и туда уже валить в кучу компоненты и новые комнаты? Похоже что это заводит в заблуждение многих начинающих пользователей как я. Делаешь мастером плату. Ставишь посередине контур платы, расставляешь элементы. Уппс, а они зеленые И только намного позже вдруг обнаруживается что мастер копнату где-то на Луне создал и компоненты до нее не долетели .

1C первого все получается. Скорее всего тупо правило не сохранили
2 Если Room не используете то не страшно
3 Не нужно. Можно вообще без Room обойтись
4.мастер создает не на луне а в нижнем левом (если без новых компонентов) или справа от Board shape (если есть новые компоненты для Room)

Если правила менялись в редакторе схем и после этого не делался Update PCB, то правила в редакторе PCB не изменятся.

Не совсем понятно. Ширина дорожек к правилам в редакторе схем не имеет никакого отношения. Или это не так?

Дайте пожалуйста ссылку на руководство по работе с панелями PCB и PCB List.

Вот еще.



Уже задавал этот вопрос, но повторюсь.
Есть инструменты которые позволяют задать фиксированное расстояние между транзисторами/футпринтами? Например, можно сказать чтобы расстояние между центральными ножками соседних транзисторов было скажем 1000mil, а потом по мере надобности менять его? Неужели только ручками либо сменой координатной сетки?

В Place Dimention можно посмотреть расстояние между точками, но поменять его, соответственно сдвинув элементы, нельзя.



Владимир, не нахожу я у себя этого меню. Autoroute Component есть а Autorotate нет.

Не совсем в тему. У меня есть программа написанная на Verilog для Xilinx Coolrunner-II. Как мне этот код затащить в схему и проэмулировать работу схемы? Какое руководство лучше почитать?

Есть. Но это поэмы писать из правил. Проще и быстрее как вы и написали

Еще как можно. Только привяжите "Dimention" к нужным обектом, и при перетаскивании размер бодет следовать за объектом.
Это я и имел ввиду. Я же пишу по памяти. Она не казенная

Совет просто. Используйте другие или родные симуляторы

Про Dimention. Нужно чтобы не размер следовал за компонентом, а чтобы изменяя циферу в Dimention изменялось расстояние между компонентами.

Про Verilog. Через панель file создал новый Verilog file и подсунул его в проект. Как теперь сказать что этот код надо воткнуть в CoolRunner-2 на схеме?

Где почитать?

Какой симулятор посоветуете для этих целей?

ISE Foundation

ISE WebPack

ChipScope


Ищите диск ISE Design Suite Xilinx'а

Вот например.

да стоит у меня эта штука. Вначале была 10 версия потом до 11 проапгрэйдил. Там симулятор для CPLD. А мне все устройство целиком надо.
Програмный код рабочий, это я точно знаю. А вот переходные процессы на выходе силовой части то что я не знаю и очень надо знать. AD ведь позволяет симулировать работу схемы. Ткните пожалуйста пальцем где почитать.

Я уже перекинул проект с pcb design на fpga design, тогда появляется Configuration Manager в котором прописываются ограничения на Xilinx Coolrunner-II и потом можно прямо из проекта AD его прошивать. Но как это сделать, как ему скормить рабочую программу, как просимулировать работу устройства вначале теоретически по схеме а потом с учетом разведенной платы я не знаю. Дело в том что работа силовой части напрямую зависит от "качества" разводки. Вот и хочется перед изготовлением первой платы посмотреть на подводные камни. В практике такая плата должна быть четырехслойной, но я дома такую не сделаю, приходится ваять двухслойную. Потому и взялся за AD в надежде что он поможет.

Я же писал. Если привяжете к объекто-- то заним и будет следовать.
Что значит к компоненту? о не го моного чего есть, один край , второй, центр и... Хотите к его конкретномк PAD к нему dimension и привязывайте

Не совсем понятен этот момент. В правилах написано ширина дорожек для All 20mil. Начинаю рисовать, дорожка рисуется 10mil. Захожу в правила, опять перебиваю 20mil на 20mil, жму OK и теперь дорожки рисуются 20mil.

Это куда смотреть надо?

В правилах всегда 3 (или больше) величины: минимальная, по умолчанию, максимальная и все это для каждого слоя может в отдельности, а может и для связей и т.п.
У вас стоит в настройках использовать минимальную

Почему открытые проводники не убираются? В DXP/Preferances/PCB_Editor/Interactive_Routing Automatically Remove Loops помечено птичкой.

Нарисовал дорожку, не понравилась. Удалил ее кусок. Она осталась открытой. Потом поверх нарисовал другую дорожку. Оборванная так и осталась.

Начинайте с дорожки. тогда уберет. Вы начинаете из PAD/ Соответственно первого пересечения она не знает

В смысле начинать с любого места на дорожке, или с площадки на которой дорожка еще осталась?

с любого места на дорожке. Можно и на пад, но выход из Пад должен быть по дорожке

Я понимаю что что-то делаю не так. Но можно поподробней как это правильно делается?
Спасибо.

Сначала проверьте стоит ли флаг Automatically Remove Loop.

Если не стоит. То тогда вообще ничего и не должно убираться

Флаг стоит - об этом сказано особо.
Это похоже на глюк программы: Если начинать вторую дорожку с того же пада и когда ведешь ее - пересечь старую дорожку (не устанавливая точку непосредственно на дорожке, а дальше дорожки) - то кольцо не удаляется, хотя у меня дорожки и разбиваются на фрагменты в точке пересечения.
Если при рисовании одну из точек поставить на старую дорожку (с учетом сетки) - то кольцо удалится.

Это может быть. У меня уже привычка завершать на линии, если нужно топродолжать. Там не обязательно по сетке. есть SNAP. Появляется восьмигранник== это и означаеи, что есть привязка к линии. После этого все и удаляется

Как такое рисовать?



Это похоже на полигоны с "обтекаемой" заливкой.

Есть кусок нарисованный на верхнем слое. Как мне его аккуратно вырезать и прилепить на нижний слой? Если просто выделить и в инспекторе поменять верхний слой на нижний, то получится много ошибок. Компоненты как-бы продавятся на нижний слой и микросхема развернется, получится некорректно и неправильно.



Мне надо это как-бы отлепить сверху и прилепить снизу с сохранением всех дорожек и взаиморасположений.

Предлагаю такой вариант:
1) Скопировать все на верхнем слое.
2) Выполнить View/Flip Board
3) Вставить на новый верхний (на самом деле нижний) слой.
4) Два раза повернуть "пробелом".

Выделяете всё, начинаете drag, в процессе drag нажимаете L. Всё. Если нажать F1 или `(backtick), получите хелп.


Arc могуть быть границами полигона. Кроме того, можно нарисовать дорожки, а поверх залить полигон.

В этом случае корпус микросхемы будет зеркальным.
Можно скопировать таким образом все, кроме микросхемы, а ее потом поставить правильно и переразвести.

А сами пробовали проделать то что написали? при вставке из буфера, программа не поменяет слои тех объектов, что находятся в буфере!!! А вот при нажатии клавиши L - делается то, что нужно! На противоположном слое графика и должна выглядеть зеркальной...

В таком случае надо сделать специальныю вставку на текущий слой.
Насчет резисторов и конденсаторов - ничего страшного, но - нельзя зеркалить микросхему.
Об этом даже Altium говорит, когда компонент пытаешься на другой слой переместить.

Не путайте людей!
При специальной вставке будет изменен лишь слой металлизации, но не компонентов!

Так как полигон заливать чтобы он обтекал то что не надо.

Написать правила, которые указывают зазор до того, "чего не надо".

А "чего не надо" знает только разработчик. Ему и писать

Спасибо, очень информативно.

Где можно почитать? Ткните пожалуйста пальцем куда смотреть. В родном Help этого нет, там больше как делать заливку платы.

Для примера, в Proteus просто рисуется полигон, квадратный, кривой, косой, любой формы которая нужна и говорится, этот полигон вод для этого net. А дальше он сам обрисовывает так как надо. Если для особого случая правила не указаны то берутся зазоры по умолчанию. В Altium Designer зазоры по умолчанию прописаны. Если AD сам не понимает что если полигон принадлежит какому-то net то все остальное надо "обтекать" (а он этого не понимает, в свойствах полигона прописывал его принадлежность к конкретной цепи net) то как ему это растолковать?

Спасибо.

Здесь тоже самое. Ткните по полигону отройте его свойтва.

Там есть окно, где указывается каому Net полигон принадлежит.


три способа заливки. выберете сами

Удаление мертвых островов еть

способы очистки полигона целых три.

Правила по омолчанию естественно, если специально не пропишете.


Чегось не хватет?

Как получается:


Как надо:


Мне нужен сплошной контакт полигона и пада.

Это как, мне в правилах в Plane/PlaneConnect прописывать правило для net или класса net?

Соединение есть - проблема в тепловом контакте с площадкой.
В P-CADe, я помню где была эта настройка.
Здесь найти не могу.

Нашел: PCB Rule -> Polygon Connection Style
Надо поставить Direct Connection

Ну вот и прекрасно. Просто оказывается.
Паять такое сложнее будет однако

Полигоны стали получаться. Но теперь выходит что-то непонятное.



Слева на картинке, вокруг пада внизу отсутствует медь, но границы полигона этот участок накрывают.
Это глюк или что-то в правилах? Куда смотреть?

У меня там токи до 10А могут быть, а может и того более. Тут больше не проблеммы с пайкой, а с обеспечением минимально возможного сопротивления между элементами. 0,01 ома уже слишком много будет.

Вы лучше покажите Ваши свойства полигона и правила.
Больше похоже, что после заливки двигали компонент.

Плату с толстой фольгой заказывайте

Компонент никуда не двигался. Это что-то сверхестественное.
Вот два net NetQ7-3 и NetQ9-3.



Компоненты и пады принадлежащие этим Net (в моем случае транзистор и резистор) сидят в двух классах. Классе Net и классе Pad. Для цепи Q9-3 все рисуется как надо (зазоры 20mil, сплошное соединение с падом) а для Net Q7-3 с точностью до наоборот, как будто настройки по умолчанию. И компилировал, и удалял/перерисовывал, и с классами игрался, ни в какую. Такое впечатление что цепь Q7-3 гдето намертво прописана с максимальным приоритетом.

Вот содержание класса Net и класса PADs


Q9-3, R40-1, Q13-3 и Q7-3, R39-1, Q11-3 сидят в одних классах, тем не менее результат разный. Это глюк?

Вот правила по Polygon Style


И все правила:


Есть варианты по исправлению?

Тупо исправил.

Убрал из правил всякое упоминание о Relief Connnect.
Плюс, в свойствах полигона в Net Options, выбрал Pour Over All Same Net Objects.

Вот только после этого полигоны стали рисоваться так как надо.


Как мне передать изменения из PCB в SCH?



Никакой кнопки для этого я не нашел.

Находясь в PCB нажать
Дизайн (D) -> Update Schematics in *.PrjPcb

В окошке выбрать "Проверить" затем "Выполнить"

все

Если посмотреть на картинку окошка выше (Дизайн (D) -> Update Schematics in *.PrjPcb) то я там не вижу куда нажимать "Проверить" затем "Выполнить".

Так как мне передать изменения из PCB в SCH?

Конкретизируйте , какие вы хотите передать изменения. Не все доступно

Нажмите Create Engeneering Change Order,

а затем Verify и Run

При нажатии Create Engeneering Change Order появляется: Differences detected but no ECO generated. Please review the Project options. И все, никаких дальнейших кнопок Verify и Run нет.

И какие Project options надо пересмотреть?



Вот окошко в лучшем разрешении.



В колонке Update я выбрал изменить в схеме. Речь идет о добавлении netclass и удалении room. Это видно на первой колонке.

netclass может изменить только те, что были в схеме, и только те возможности, что есть в схеме. В PCB док свойства параметров netclass много богаче
room Этого и вовсе не умеет. По той причине что все параметры доступны только в PCBDOC.

То есть вы хотите передать непередаваемое

Вот, приплыли. А разработчики AD знают про это? Похоже что даже и не догадываются.

Если я передаю изменения из схемы то у меня тогда убивается мой класс MOSFET и добавляется новый room (все компоненты схемы целиком) причем за пределами границы PCB. Какая-то глупость получается. Система прекрасно знает положение и размеры платы в PCB но room ставит за пределы этой области. Ладно, ручками это можно подправить исправив координаты room в PCB.

И в то-же время класс net нельзя добавить в схемный редактор. Но зачем тогда SCH пытается убить этот класс в PCB? Это как, соревнование двух групп разработчиков в AD, кто больше кому пакостей наставит? Не понимаю.

Есть четкое сообщение Please review the Project options. Тут не сказано что "вы хотите передать непередаваемое". Тут сказано что что-то не включено/выключено/настроено в опциях проекта.

Совсем запутался

Где-то уже проскакивало, не могу найти. Может кто подскажет где найти кнопку которая показывает какие цепи остались неразведенными и соответственно их подсветить.