Вы точно угадали интонацию, я пытаюсь дать конструктивную обратную связь.
В ближайшей перспективе я думаю автоматическая трассировка будет играть еще большую роль чем сейчас.
Многослойки дешевеют, правила трассировки все более формализуются.
Места для творчества в трассировке все меньше.
Берешь какую нибудь 12-и слойную плату на которой стоит 400-600 МГц проц.
Проект выполнен с применением Allegro PCB SI, череда серых унылых окон.
Сотни правил для SI. Почти все сделано на автомате.
Там на слоях по пару десятков проводников, места остается море.
Но народ упорно делает в 12-и слоях, ему главное упростить жизнь, а не сэкономить слои.
Для DDR3 вообще созданы паттерны трассировки от модулей до проца и от которых нельзя отклоняться.
А вот другой 'use case', как говориться.
Скажем у нас масса работы с трассировкой GSM модулей.
Их трассируют вообщем и не инжинеры-электронщики и не проффесиональные трассировщики, а ребята просто назначенные делать проект с этими модулями.
Элементы 0204, все помещается на 2-х см2, есть планировка слоев от оригинального разработчика и схема расположения ключевых компонентов и все.
Здесь трассировка идет от балды, чем более автоматизирована тем лучше,
Кривые дороги так кривые их там все равно никто не увидит в 12-и слоях, а наружные либо сплошная металлизация либо все закрыто чипами которые бок к боку стоят.
Но ребята просто помешаны на удобстве среды разработки.
Чтоб в одном окне, чтоб одним кликом сверка между схемой и PCB, чтоб автоматический BOM и желательно сразу с правильными id для станка, чтоб поиск и выборка по всем мыслимым критериям, чтоб полупрозрачные окна и слои, везде всплывающая подсказка и оконтуривание по наведению курсора и т.д.
Вот два из направлений которые TOPOR помему-то игнорирует.
А ведь у них там вроде приказ на "инновации"
Или инновация в том чтобы сбить с толку конкурентов и отвлечь их ресурсы на решение ненужных задач.
Как вроде на обратное переубеждение разработчиков, что лучше использовать традиционные методы и не искать экстрима.
Цитата(orthodox @ Jun 7 2008, 04:55)
Казалось бы, предупреждают о начале крутого обc...алова
в стиле кунг-фу "танец слона на утятах" .....
Разговор обещает быть серьезным - судя по сайту автора
http://aly.ogmis.lt/ -
автор- серьезный профессионал и знает, о чем говорит.
И действительно:
И еще круче:
И еще:
А резюме, казалось бы, убеждает в полном негативизме автора и его настрое на атаку и обесценивание:
Но таков стиль автора! За этими не по мужски резкими высказываниями кроется конструктивизм и желание помочь обратной связью. А что еще, кроме обратной связи, ценится разработчикмми? Уж во всяком случае, не продажи - это дело маркетологов, а разработчик программы - такой же инженер по сути.
Вот, например:
И это только то, что выделено, но если внимательно прочитать пост - можно и еще набрать полезных советов.
И это все, конечно, радостно. Потому что чем острее обс......ние, тем, значит , в правильном направлении идете, товарищи (с). Имеете, значит, креатив.
Судя по скорости работы над Топором, указанные фичи будут введены достаточно быстро и безглючно (до сих пор было так, что радовало)...
... и подобные обсуждения станут еще острее, уже не на ножах, а на МБР вероятно....
...Чем-то мне Топор как продукт напоминает печально известный FontChameleon от Ares. Хотелось бы, чтобы он избежал его участи... тогда Adobe не только выкупила саму фирму и ее продукты, но и на интернет аукционах выкупали копии, и несколько лет делали все, чтобы уничтожить всякое воспоминание о Cham-e (в открытую, забыв о лице фирмы Adobe)... А ведь это была лишь первая версия, с проблемами (с буквой "м", в частности).... Креатив есть креатив...
Авторы, я просто хочу чтобы Вы понимали такого рода "как бы наезды" - правильно. А именно перевод такой: "Автор, пиши еще!". Как бы при этом не комментировал "наезд" сам "наезжающий" ...
PS
обс.....ние = обсуждение (сокр.)
обc...алова=обсуждалова (жарг.)
Ха, интересный вариант движения трендов.
А я так вижу иначе.
Уже сейчас я без 3-х процессоров (uC если точнее) не обхожусь.
Чтобы убить конкурентов фичей нужно столько, чтоб на листе A4 не умещались.
А процессоры нужно соединить минимум SPI 25 МГц, а вот уж есть чипы c SPI на 50 МГц.
А процессоры у меня стоят не бок о бок, иначе смысла в них нет, а на разных модулях.
Ethernet говорите на 100 Мгц применили. А вот мой клиент говорит, что 1 ГГц давно ставить пора, вишь ли видеотрафик крепчает, тормоза на 100 МГц будут.
HS USB если не можете припомнить на мелких ARM, то даю наводку - NXP, ST
Вот сейчас сижу и очередной раз проверяю целостность сигнала на STR91x, у него ALE имеет длительность 10 нс, а мне нужно еще укоротить, производительность внешней памяти не устраивает, однако.
ZigBee, Wi-Fi смешно вам, а нам не смешно, когда дальность падает просто потому, что не учли паразитные емкости и не той толщины дороги положили.
А свою FPGA вы чем соединяете с процом? По I2C что ли? Или умудрились так, что проц и FPGA интенсивно не обмениваются?
Короче думается мне, что это ваша последняя плата где вы так легкомысленно относитесь к SI.
Впрочем вы же ее еще не запустили.
Цитата(=AK= @ Jun 7 2008, 12:12)
Угу. И все же, какие у вас основания (помимо эмоций) называть ее "несовременной"?
Вот, например мой нынешний проект, который сейчас в стадии предварительной разработки. На плате есть Ethernet, но всего 100 МГц. Никакого желания гонять его по всей плате у меня, ессно, нет. Поставлю чип поближе к разъему, разъем возьму комбинированный, с трансами. Не вижу причин, почему бы мне пришлось сильно париться с Ethernet-ом. Кроме того, на плате есть HS USB, два канала. Исходя из имеющегося опыта работы с HS USB, опять же, не вижу проблем. Да, надо будет проложить две дифф. пары с нужным мне волновым 90 Ом. Нет, я в любом случае не стану доверять авторазводчику выбор ширины дорожек и расстояния, а задам их сам. Более того, лишний раз уточню эти параметры с изготовителем ПП. А проложу эти две пары вручную, после чего мог бы их зафиксировать и выдать авторазводчику как данность, чтобы он их не трогал. Да, у меня на плате стоит Циклон-3 в BGA. Справился бы с ним ТопоР - не знаю. Если бы не справился, я бы вручную сделал fun-out, после чего он скорее всего справился бы.
Вот вы про 14 МГц так презрительно. А у меня, например, есть возможность выбрать между двумя USB-шными чипами. Один более старый, ему требуется клок 48 МГц. А другой более современный, улучшенный, он может работать или от 48 МГц, или от 12 МГц. Конечно, я поставлю второй, современный. Зачем мне старье, зачем мне геморрой?
Есть у меня такое чувство, что время, затраченное на задание этих правил (с учетом времени, затраченного на изучение того, как их надо задавать), не окупилось бы.
А что в этом криминального, просветите?
Почему "процу смерть"? Я этого тоже не понимаю.
Вообще же правило простое: критические цепи "отдавать на самотек" нельзя, их должен прокладывать разработчик. Однако никакого отношения к приведенному примеру разводки это правило не имеет, т.к. в там дается не пример "правильной платы", а пример использования инструмента. Который (пример) не обязан быть практичным.
Вы напрасно сваливаете все в одну кучу. Особенно забавно видеть рядом 2.4 ГГц и 2.5 МГц. Причем, эти несчастные 2.5 МГц, кажется, тоже служат аргументом "против ТопоР-а"?
Не являясь специалистом по АРМ-ам, очень удивляюсь, зачем мелким АРМ-ам могут понадобиться согласованные по волновому сопротивлению линии? Они что, умеют дрыгать ногами с частотой 50-100 МГц? Или у них на чипе стоит Ethernet PHY? Что-то не встречал пока, даже у старших АРМов видел только MAC, а ему согласованные линии ни к чему. Или, может, у них на чипе стоит HS USB? Тоже не могу припомнить, поголовно все FS USB, которому, при его 12 МГц, согласованное волновое не нужно.
Да, ядра ARM-ов работают на высоких частотах. Но ПП об этом не знает и никогда не узнает. Единственное, что им нужно - надежная земля и развязывающие кондеры близко к ногам.
А Zigbee в качестве аргумента вам уж и вовсе не надо было приводить. Нет там ничего, что надо было бы разводить авторазводчиком. Все ВЧ цепи настолько мизерны, а требования к ним настолько специфичны, что надо быть совсем уж "в танке", чтобы тратить время на то, чтобы задавать правила их разводки авторазводчику, вместо того, чтобы развести их вручную.
Вообще же, вопрос философский и интересный. По сути, вы утверждаете, что современные ПП все больше используют "высокие частоты" - согласованные линии, высокие тактовые, и т.п., и что тренд будет сохраняться. Я же, в качестве контраргумента, скажу, что тренд этот мнимый, и вызван он недостаточной степенью интеграции чипов, и только. Все (или почти все) "высокие частоты" в современных чипах находятся внутри кристалла и наружу, на ПП не выходят, и (за редким исключением) не должны выходить. Количество этих "исключений" мало и, в силу этого, может успешно обрабатываться вручную.
Полагаю, что если у вас платы очень "высокочастотные", то это значит, что вы используете чипсеты, недостаточно "зрелые" для вашей области. Скорей всего область у вас новая и "горячая", т.е. довольно маргинальная и не считающая деньги. Рано или поздно она "созреет", и тогда все "высокочастотные" цепи уйдут внутрь чипсетов.
Насколько я помню тренинги, рекомендуемый порядок работы такой - запустить экспресс-анализ для всей платы, найти критичные цепи, затем для них уже проводить подробное моделирование. Делать его для всей платы - мазохизм тот еще, ибо ресурсов жрет немало.
только у меня нет библиотеки tech.mod
,
Может, кто-то из профессиональных электронщиков подскажет, как померить наводки на реальной плате с достаточной точностью?