Прислали презентацию, кому интересно в аттаче.
Нажмите для просмотра прикрепленного файла

Moderator:
По требованию NXP презентация удалена. В ближайшее время она будет заменена откорректированной.

Несколько обидно, что устремлены в верхнюю нишу кортексов и начинаются с 80/100 пиновых корпусов. Для массовой периферийной обвески рассчитывал на чего-нибудь простенькое 48/64 пиновое.

Скорее всего не хотят делать конкурентов lpc210x

Какую ОС можно поднять на этом кристалле и есть ли успешный опыт?

Дык они же только анонсированы. FreeRTOS, uCOS и т.д. - все, что поддерживает Cortex-M3.

Analog Devices перешла от Гарвардской архитектуры (ADSP218x, ADSP219x) к архитектуре фон-Нэймана (Блэкфины), чтобы увеличить быстродействие в 10...20 раз.
АРМы идут в противоположном направлении: от фон-Нэймана (ARM7,ARM9) к Гарвардской архитектуре (Cortex-M3).

Надо же, а Analog Devices и не знают... Blackfin'ы имеют модифицированную Гарвардскую архитектуру, не пишите ерунды.

+1. А быстродействие у финов увеличилось за счет конвейера, а не за счет архитектуры.

Это каким образом можно повысить быстродействие в 20 раз? ( ктому же за счет более медленной архитектуры фон-Нэймана)

Так это тоже будет. Но в серии LPC1000. В 3...4 квартале 2009 года согласно рис. на стр.72. Пока, очевидно, не хотят создавать сами себе конкуренцию. Бросилась в глаза фраза "Единственной причиной, почему бенч в DMIPS Cortex-M3 больше, чем ARM - наличие аппаратного делителя" (перевод вольный). Да и диаграммы производительности ARM и Cortex-M3 явно диссонируют с такими же у STM. Хотя у той тоже есть внутренний тормоз в виде STR912, не позволяющей быстро выпустить Cortex с Ethernet. Был бы у Luminary проц поприличнее (ну хотя бы до 75МГц), думаю, дала бы она прикурить этим гигантам.

Уже давно поджидаю Cortex от NXP.

А что в STM32 не устраивает?

Низкопробная халтура.

Особенно в свете таблицы сравнения достигаемой скорости по Ethernet и вот этого appnot-а для STR912

http://aly.ogmis.lt/OpenProjects/ARMDomina...astEthernet.htm

Также видимо нельзя верить и другим ихним сравнениям.

Вообще NXP как-то сдал позиции ST и Atmel-у.
Видимо деньги кончились IP core отлаживать в свете слияния с ST.

Вот-вот. Мне тоже вся эта "презентация" с охаиванием вырвавшихся вперед конкурентов, живо напомнила оправдания пассажира, опоздавшего на поезд. Типа: "Не очень то и хотелось ехать..."

Ну вообщет-то никто не обещал в презентации сравнения голых молотилок-посылалок. А как компонент реальной системы Ethernet у свежих NXP реально очень хорош.
Натяжки, недоговорки, графики с неописанными масштабами, однако имеют место быть. Как, впрочем, и в некоторых Ваших тестах



NXP в ARM7 уж похиций Atmel-у точно не сдавал и уж тем более ST. ARM9 - ну тут конечно дурака валяли по полной программе, но ARM9 у ST штучка тоже прямо не одназначная по качеству и областям применения. Corteх - будем посмотреть. ST-шные очень неплохи, а у Atmel и конь не валялся. В старшем диапазоне NXP обещают быть очень неплохими, и уж по крайней мере Luminary точно с их дивными ценами на старшие модели уделает.
На сей момент времени у меня ARM7 (самое массовое)в первую очередь от NXP. Мелкие Cortex от ST. ARM9 (не BGA) - от Atmel. Баланс,однако

Не понял - кто с кем слился?!

p.s. немножко в пользу nxp:
лично меня интересуют девайсы для wince. У st я вообще таких не вижу; у атмела 923 вещь конечно приятная, но nxp скоро (3q08) выпустит 3250 с FPU и DDR, тогда посмотрим кто кому сдал

А я слышал, что Infineon вроде собрался сливаться с NXP. Что здесь замешана еще и ST - большая новость

были слухи но видимо этого не будет т.к. CEO infineon'а уволили. wireless часть NXP слили с или продали ST, так и не понял. события начались с продажи NXP группе частных инвесторов wallstreet (основнои KKR) 2006, которых вроде не устраивают экономические показатели nxp.

ARM9 и blackFin - фон Нейман? да и никогда Гарвардская не будет медленее чем фонНеймановская, по крайней мере на задачах чистой ЦОС...

2All
а в чем собственно "лчушесть" этих камней по сравнению с множественными реинкарнациями тех же ARM7?

Можете нарисовать еще несколько улыбок, но не Гарвардские. Степень дополнительных наворотов, кэшей (в том числе и раздельных для данных и кода) это уже дело второе, но удел Гарвардской архитектуры - максимально эффективные простые контроллеры. Как только начинают расти частоты, обьемы памяти, ... Гарвард кончается, ибо дешевый эффект достигаемый такой архитектурой уже не существеннен, а вот деление памятей уже мешает много больше. Помолчать по поводу того, что сотворили или обозвать модифицированной Гарвардской, или модифицированной Неймановской это уже рекламное право разработчика.

Насчет ARM9 не скажу, но Blackfin, по-вашему, если не Гарвард, то что? Нейман? И что вы понимаете под фон-Нейманом и Гарвадом вообще? В чем принципиальные отличия? Спрашиваю для приведения "системы координат" к одной отправной точке.

Ну, например я, имел ввиду разделение шин комманд и данных - и отсюда выигрыш 1.5 раза в умножении с накоплением. Уж ARM9 с двумя раздельными кэшами, как для меня - типичнейший гарвард... Да и "шарки" и "фины" не могут быть другими (хотя память там организована несколько "не канонически") хотя бы по той простой причине, что они DSP...
Но небеса не развергнутся и воды всех рек и морей не хлынут что-бы смыть еретиков если делать ЦОС системы на фон-Неймановских процессорах, особенно если у них очень удачная ценовая ниша.

Нейман с кэшами, ну скажем, организованными по-Гарвардовски. Так-же, как и нынешние интеловские x86. Ну назвали AD его "модифицированной Гарвардовской" - их дело,скорее привычки, поскольку предыдущие у них были канонические Гарвардовские.

Я скажу насчет ARM9. Достаточно посмотреть организацию интерфейса к памяти у ядра ARM9TDMI (забудем про кэши - это дело внешнее): у него две отдельных шины для команд и данных. То есть само ядро имеет однозначно Гарвардскую архитектуру.

А если ARM7 имеет две (или даже больше) отдельных шины, то что? Какая это архитектура? Мега-фон-Нейман :-) Там периферия может параллельно процессору писать в память. Налицо ускорение процесса Имея даже одну общую шину и два отдельных кеша производительность будет такой же как у гарвардской архитектуры. Программисту это должно быть до лампочки. Ему важно только MIPS/DMIPS/FLOPS. Главная отличительная черта фон-Неймана - одно адресное пространство (хоть реальное, хоть виртуальное), но одно, и его следствие ещё более ограниченный набор команд RISC. И соответственно все процессорные команды для чтения рамы могут равно читать и флэш и периферию. Возможно, гибрид фон-Неймана и Гарварда уже неправильно называть чем-то одним. Или преувеличивать 51% Гарварда относительно 49% фон-Неймана.

Кэш вообще вещь вне контекста организации процессорных ядер. Кэш - это механизм оптимизации доступа в память, не более. Что касается типов архитектур, то меня научили, что фон Неймановская архитектура - это такая, в которой доступ в память программ и в память данных осуществляется по одной и той же шине, последовательно. И адресное пространство, соответственно, одно. Гарвардская архитектура предусматривает раздельные шины доступа в память программ и память данных, за счет чего доступ может осуществляться параллельно, что повышает производительность. Соответственно, адресных пространства получается два. Речь идет именно о ядре и внутренней организации. Доступ наружу - это отдельный вопрос.

У Blackfin'а есть раздельный доступ в память программ (64-разрядная шина) и в память данных (три 32-разрядных шины, две на чтение, одна на запись), т.е. обращение в память программ и в память данных производится параллельно. Всяко разно это Гарвардская архитектура. А уж модифицированная, супергарвардская и т.д. - это уже следующий вопрос.


Не, их старые процы (ADSP-21xx) как раз и были с модифицированной гарвардской - оная архитектура предусматривает возможность параллельной загрузки двух операндов данных, один из которых добывается из памяти программ по шине инструкций, когда она не занята. У Blackfin'а от этого изврата отошли, сделали две отдельных шины в память данных для добычи двух операндов. Вроде, это называется супергарвардской архитектурой. Но это все уже нюансы, базовая архитектура у всех них - Гарвардская.

Не совсем и не всегда. Когда вдруг появляются, как минимум, два разных кэша для данных и команд, это уже не оптимизация c наворотом очередного кэша мамнадцатого уровня, это принципиально.

Ядро ARM7TDMI имеет одну шину. У процессора их может быть сколько угодно.


Конфигурация адресного пространства к архитектуре не имеет ни малейшего отношения.

Просто Архитектура к реальности не имеет никакого отношения

Могу полюбопытствовать, что это Вас так рассмешило?

Я не над Вами. Просто, две класических архитектуры в их "голом" виде, для сколь нибудь продвинутых процесоров уже не применимы, и любые сравнения просто попытки притянуть за уши "бренд".

Это какой такой ARM7?

Это-то причем? DMA контроллер - это еще один цифровой автомат в составе процессора (ну как контроллер UART, например)

Ну так эти MIPS как раз сильно зависят именно от выбранной архитектуры.

Вы еще скажите, что у atMegи их несколько.

RISC, CISC да хоть чисто стековая ЭВМ - система комманд к разделениям "гарвардская" "фонНеймановская" не имеет прямого отношения.

ИМХО, наличие у ядра раздельных шин для команд и данных является достаточным основанием для того, чтобы назвать его Гарвардским. А конфигурация адресного пространства или пространств может быть любым.

Классика жанра - AVR, типично Гарвардская архитектура. Я с ней работал давно и ощутил всю ущербность системы команд и адресного пространства. До этого знал x86, а после подсел на ARM7. Вот где понимаешь красоту общего адресного пространства и выгоды от этого. Для меня как программиста не суть сколько шин скрыто от меня в железе. Важны мипсы и если ARM7 со всех сторон "сделает" AVR, то Гарвардом меня на понт не возьмёшь Да и вопрос этот более похож на другой, который люди часто путают - это точность и разрешающая способность. Те же понты, вид сбоку.

То есть наличие раздельного кэша для команд и данных недостаточно чтобы считаться гарвардом ? А почему?

Достаточно. Раздельный кэш команд и данных может существовать только если у ядра есть раздельные шины.

Pentium, 586, ... Они что, резко сменили ориентацию после 486 ? У них всех общая внешняя шина кода/данных, а вот внутри она уже поделена на кэши. И что? Или речь идёт только о микроконтроллерах у которых и флэш и рама уже на кристалле? Кстати, исполнение кода из рамы является признаком той или иной архитектуры? AVR ущербен и в этом.

Еще раз повторяю: я говорю про ядро, а не процессор. Снаружи шин может быть сколько угодно.


Нет, не является.

Я не понял, где скачок скорости в гарвардской архитектуре? Берём ARM7 (LPC) = 54 MIPS (Drystone) @ 60 MHz. Берём ARM920 (AT91RM9200) = 200 MIPS @ 180 MHz. Разница только из-за кэшей, а не из-за неуловимого (для программиста) названия архитектуры.

берем книжку в которой рекламируется компилятор IAR и читаем (о чудо!) он на 2-порядка (это 100 раз) оказывается быстрее GCC... Наверняка автор той книжки самого задолбали просьбы прорекламировать и так известный продукт и он решил задвинуть так чтобы второй раз не просили...
Это я к тому, что откуда у Вас эти MIPS? +/- 100 попугаев. Это раз...
А теперь самое сложное в жизни программиста - арихметика. Приводим процессоры к одной тактовой - 90 MHz ARM9 - 100 MIPS, ARM7 81 MIPS (ну видимо по количеству выполняемых в секунду операторов NOP ). 100 соотносится с 60 как раз как ~1.5... вот такова она и есть разница между гарвардом и фонНейманом. особенно на свертке/корреляции это заметно. Так в реальности где-то и есть...Это два-с...

P.S.: так мне и не ответили - в чем соль новых контроллеров?

В том, что M3 более "контроллерные" чем ARM, которые даже по жизни рождались как "микропроцессорные". Соответственно Cortex-M3 попроще и отсюда подешевле, поотзвычевее на те-же прерывания, поэкономичнее, поногодрыжестее, побыстрее "NOP" выполняет... В общем движение в сторону дальнейшего вытестения 8-битников. Только вот огорчает размахивание попугаями - получив за счет простоты побольше тех-же попугаев начинают под этим лозунгом клепать более навороченные по пeриферии чипы, создавая в несколько большей степени видимость конкуренции ARM7, нежели реальную конкуренцию более мелким периферийным контроллерам.

аналитики предпологают рост и 8 и 32 битных до 2011, и только после идет неболшое падение 8 битных. позиция и выпуск 16 битных предпологают останется неизменным. также мне непонятен почти необоснованныи оптимизм в отношении nxp, контора, которое вышел из croelles2, wireless chip прикрутли к ST и сегодня по сути fabless, а хозяин из NYC требует прибыли. в тоже время TMSC говорит о повышении цен.
image copyright Renesas.

Дорoгое "европейское" образование. Они его основали, они от него, все, что надо получили и просто двинули дальше на восток вкладывая деньги в тамошние производства, а не во "францию". Ну а в "настоящее европейское производство" пусть Россия-Sitronics денюжки вбухивает и щеки надувает.

Ну и что, что часть wireless сбросили? Еще они пирожки не пекут и многое другое не делают. А тем не менее к себе прикрутили BlueStrike. Поживем-увидим.

А сколько у этого 'fabless' совместных предприятий с тем-же TMSC? И сколько процентов его акций NXP принадлежит?

Зачем "аналитики"? Просто найдите динамику последних лет и посмотрите на текущую картину. Будущее оно уже сегодня начинается. И производство 8битовиков относительно общего объема выпуска контролеров падает. Когда оно уже начнет падать и в количественном измерении это уже будет просто пике, на фоне все возрастающего обьема производства микроконтроллеров.

NXP пинадлежит ровно 0% или ничтожно ( <<1%) маленкии процент от TSMC.
Вы про philips думали ? TSMC всего на 5,1% philips. и nxp всего 19,x% philips.

Официальный Аnnual Report http://www.nxp.com/acrobat/other/investor/...2007_report.pdf
Там и заводики в европе-штатах-тайване-китае-и прочих азиях принадлежащие этому по Вашему утверждению 'fabless' и заводик SSMC(0.12..0.25) принадлежащий NXP на 60% c гаком в совместном владении с TMSC. Что продали в прошлом году, что купили...

Презентация в первом посте заменена на откоректированную.

Откуда 60 ?

ЗЫ. Звиняюсь, что запоздал. Давно здесь не был.

Уже два дня как лежит даташит на новый процессор.
http://www.nxp.com/search/?query=lpc17xx

МТ-Систем обещает, что где-то в октябре появятся образцы

Складывается впечатление, что практически все производители под лозунгом Cortex-M3 решили устроить побоище. Радует.

да..их грызня мне по душе

Более правильная ссылка:
http://www.standardics.nxp.com/products/lpc1000/all/