Здравствуйте!

Прошу высказаться по поводу возможности трассировки комплекта AT91SAM9G20 (LFBGA217) + 2 K4S561632N в четырех слоях с минимально возможными габаритами.
Удастся ли при этом разместить МС памяти одна под другой на разных слоях с учетом требований проводник/зазор/КП ПО: 0.127/0.137/0.5 (для BGA планируется технология NSMD)?
Насколько качественная при этом будет трассировка?

Буду очень благодарен за примеры трассировки в простейшем виде.

Здравствуйте!

Начал трассировку и сразу столкнулся с трудностями.

В данный момент требования следующие (PSElectro).
1. Проводник/зазор - 0.12 мм.
2. Контактная площадка ПО/диаметр отверстия - 0.5/0.25 мм.
3. Плата 4 слоя (можно увеличить до 6 слоев).

Корпус BGA монтируется на слое TOP (зеленый). Цепи с первых двух рядов выводятся в этом слое.
Остается два ряда.
Ставим ПО и выводим цепи с остальных двух рядов в слое BOTTOM (красный).
Но! Имеющиеся требования не позволяют провести проводник между двумя ПО (отмечено "!").

Что делать?
Использовать глухие ПО или уменьшать проводник/зазор?

Верхнее из двух ПО сдвигаете влево и проводите дорожку.

Если есть возможность КП-ПО уменьшить до 0,45, а зазор-проводник до 0,1,
то можно развести в 4 слоя без глухих ПО.

При шаге пинов 0.8мм переходные 0.5мм уже слишком большие. Нужны 0.45мм и дорожки 0.115-0.116мм с таким же зазором, по крайней мере на выходе из-под корпуса, дальше можно расширить. Но самое веселое в таком корпусе - это "втянуть" к центральным пинам(переходным) полигоны питаний...

Низяаа
Там проводники другие будут (я отключил часть цепей для удобства трассировки).



Я бы уменьшил, но согласно технологическим возможностям класса B предполагаемого изготовителя лучше они сделать не смогут
1. Проводник/зазор - 0.12 мм.
2. Контактная площадка ПО/диаметр отверстия - 0.5/0.25 мм.

Глухие ПО сильно на стоимость влияют?

Или менять производителя...



Я думал насчет уменьшения ширины, но в данный момент проводники, зазоры и КП на нижней границе (0.12, 0.12, 0.5 мм) для данного производителя...



Догадываюсь... но я пока так глубоко не залез

Сильнее, чем более тонкие нормы. Под SAM9261 в таком же корпусе я разводил с такими нормами: трасса - 0.1, via - 0.3 диаметр, 0.5 поясок.

А почему тут ни с минимальными?
еще как. похлеще выше 2 указанных

Да Если хотите действительно с минимально возможными габаритами.

При озвученных в сообщении #3 параметрах три питания втянул под бОльший корпус


Тогда верхнее ПО сдвинуть вправо-вверх

Всмысле?
Я привел тот минимум, что официально гарантирует производитель.
И, собственно, ПП трассирую именно с этими значениями (0.12/0.12 0.5/0.25).



Можно и так. Но это только одно ПО...
А там их много - весь третий ряд. И этот третий ряд своими "толстыми" ПО перекрывает пути для вывода цепей из четвертого ряда.

На рисунке ниже - реальный вид корпуса со всеми цепями.

Два внутренних ряда нельзя вывести во внутреннее пустое пространство и ПО делать там?
И, как уже писали, других производителей нет?

P.S. Вам же не все пины надо наружу тащить(земля, питание)?

Делайте плату в 6 слоев. ИМХО это будет дешевле чем погребенные ПО, тем более что погребенные ПО на 4-х слойных платах это... скажем так - странно.

Я то думал там еще ряды есть... А так - третий ряд выводите на ВИА внутрь(между 3-им и 4-м рядом) и наружу(между 2 и 3), оставляя между ними широкие каналы, внутренний четвертый ряд тянете внутрь и на переходные. Если не абсолютно все пины задействованы - все выводится на 2-х сигнальных слоях.

Судя по последней картинке задействованы 80% ног, а ног по питанию раз, два и обчелся. На 2-х слоях никак, нужен еще один слой, чтобы 4-й ряд вытащить наружу. На плате 4-ре слоя (SIG | GND+SIG | PWR | SIG) можно сделать, но нужно хорошо подумать, чтобы землю (или питание) не порезать.

Если ~40 ног (разные VDD, GND и NC) это раз-два и обчелся (включая центральный квадрат - который весь GND) ...
В двух слоях - легко выводится.

Можно! Я думал об этом. Но если там будут ПО, то куда тогда ставить развязывающие и фильтрующие конденсаторы (0603 и танталовые "A")?
Хотя, все их, наверное, не уместишь внутри в любом случае...



Есть, много есть. Возможно, сменим, если другого варианта не будет...



Нет, конечно.



Погребенные ПО - глухие ПО?

А вы гляньте как эти земли и питания раскиданы по корпусу _http://www.atmel.com/dyn/resources/prod_documents/6384s.pdf
В 2-х слоях, если почти полностью задействованы ноги, это не "легко выводится". Для двух слоев atmel придумали специальный изврат - 247-ball TFBGA.

Насчет тантала не могу сказать (если уж сильно надо, предпочитаю керамику 1,0 - 10 мкФ ставить), керамика 0603 влезет.
P.S. Не забывайте, что по углам можно и третий ряд наружу тянуть без ПО.

Неиспользуемые пины МК: A9,A12,A13,A14,B7,B8,B9,C9,C15,D15,R1,T1
Всего - 12 шт, это 5.5% от 217 шт. Т. е., задействовано 94.5% выводов МК.



Пинов с питанием - 43 шт. (включая BMS и TST, которые подключены к 3.3 В и общей цепи непосредственно).
Выложил новую картинку.
Все цепи питающих пинов - выделены цветом (кроме желтого и зеленого).



Не хотелось бы на GND слое трассировать сигнальные цепи...

С нормальными нормами вполне выводится:
Нажмите для просмотра прикрепленного файла

У атмела есть appnote с примерами, посвященная в том числе и трассировке 9260/9X/9G20.

Правда, если нужны минимальные габариты, слоев придется все же добавить.

Опять же - с какими технологическими возможностями?
С теми, которые я указал?

Прелесть не в том, раскиданы или нет, а в том, что место занимается только под ПО
- канал для дорожки наружу остается.

Чтобы прекратить дальнейшие разговоры на тему легко-трудно, предлагаю пари: ТС дает кусок pcb
с корпусом и со связями, я завтра утром (до 8-00 msk) выкладываю этот кусок разведенным - всё,
что не относится к POWER и GND - будет выведено в двух слоях. Предлагайте ставку.


Да

Да зачем? Тем более aaarrr уже показал что это сделать можно. Только нормы надо подправить, чтобы проводник между 2-мя ПО проходил. Но согласитесь что это не легко.

Да и поправить-то нужно совсем немного. Вполне возможно, что вопрос решается одним телефонным звонком изготовителю.

Здесь ключевые слова "нормы надо поправить" . То, что показал aaarrr - это разводка для одних технологических норм. Для других разводка может выглядеть совершенно по другому (как раз наш случай).


Соглашусь. На один вечер работы не особо напрягаясь - это не легко .

В целом, наверное итог такой - на 4-х слоях это сделать можно. Но есть но: про расположение SDRAM друг над другом, для высокой плотности, можно забыть. Иначе придется делать большой отступ от процессора до памяти чтобы дорожки можно развести. Но тогда высокая плотность исчезнет. Я правда весь в сомнениях - можно ли будет сделать SDRAM друг над другом и на 6-ти слойной плате. С TSSOP наверно можно, а вот с BGA...
З.Ы правда есть память с отзеркаленной разпиновкой ног... Может быть это "спасет отца русской демократии"(с)

Вы имеете ввиду нормы, приведенные в http://electronix.ru/forum/index.php?showt...st&p=906695 ?
Можете посоветовать производителя ПП под данную задачу?



8 слоев?
Да и проводник/зазор у них другие, как я понимаю.
Видел я...



Согласен.



Общались по электронной почте с производителем.
Получили цифры 0.12 (проводник/зазор) и 0.5 (мин. КП) мм.
И как может повлиять телефонный звонок, интересно?

Делал на 4-х слойной плате: с одной стороны 2хBGA (как раз SDRAM), с обратной стороны - TSSOP48+ вся обвязка

Вот здесь память одна над другой (TSSOP, как и у нас).
Правда слоев - 8.
Про проводник/зазор/КП неизвестно...
Сейчас память разместил на одном слое.



Если несложно, посоветуйте, пожалуйста, такую память

В 4 слоя можно уложиться.
Тут скорее технологические ограничения будут со стороны МАХ возможной плотности установки корпусов

pcbtech, правда прям сейчас почему-то сайт лежит. Первый раз такое вижу.
Мы делаем у них - проводник/зазор 0,1/0,1. ПО 0,45/0,25.

Про память: Я никогда всерьез не интересовался. Видел что такое есть, специально чтобы память с 2-х сторон ставить, но насколько оно "доставабельно" не знаю. Гляньте у микрона или самсунга.

Если TSSOP, то получится проще

Мы заказывали в Чипселекте.


Ну, в примере разводки используется 4 сигнальных слоя. А если хотите раскидывать корпуса друг под другом на разных сторонах, то меньшим количеством, пожалуй, и не обойтись.


Учитывая то, что нормы нужно усугубить не очень значительно, мог бы повлиять. Обычно производители все же стараются идти навстречу клиенту.

Сообщите, пожалуйста, нормы, с которыми Вы трассировали плату из сообщения №19.
Красивая картинка

4 mils (0.1 mm) трасса, 12 mils (0.3 mm) - диаметр переходного отверстия, 20 mils (0.5 mm) - диаметр площадки переходного отверстия.

Медь 18 мкм?

Не помню уже, но скорее всего именно так.

День добрый.
Почитал тему и всплыл у меня следующий вопрос: поступает ли разработчикам информация о стоимости проектов плат (хотя бы оценочная)?
Ведь в некоторых случаях проект платы с параметрами 130 мкм проводник-зазор и 300 мкм переходное отверстие может стоить дешевле, чем
тот же проект в нормах 100мкм-200мкм.
Учитывается ли такая информация? У кого есть что сказать по личному опыту?

Еще как, если предполагается масс продакшин.
Экономия в цент превращается в тыщи баксов

С масспродакш ИМХО в России пока туго. Преположим:
есть проект, его можно выполнить по сложным нормам в 4-е слоя или более грубых в 6 слоев.
Соответственно, цена будет разной. Если при штучном заказе разницу можно и не увидеть,
то при выходе на сотню плат экономия будет заметной.
На самом деле я это подвожу к тому, что минимизация количества слоев с выходом на класс точности 5+ (условный) совершенно
необязательно даст экономию денег.

По поводу все того же рисунка из 19 поста...
Вокруг BGA на красном слое, как я понимаю, у Вас развязывающие керамические конденсаторы по питанию?
Не далеко ли они стоят от выводов питания МК?
Вижу, что нет непосредственного соединения с выводами питания МК.
Насколько хорошо в этом случае конденсаторы выполняют свою функцию?

Да, конденсаторы 0402 установлены с обратной стороны платы. Насчет далеко я бы не сказал - поставить их ближе невозможно физически, то же относится и к непосредственному соединению с выводами - не тот случай. Свою функцию выполняют исправно.

Место расположения, как я понимаю, выбирается по критерию "максимально близко к выводам и равномерно по площади сосредоточения выводов"?
Кстати, их количество, меньше, чем рекомендовано (если считать, что рекомендовано по одному на каждый вывод питания)?
А как Вы поступили с конденсаторами критичных цепей (VDDOSC, VDDPLL)?
Вообще, определенным образом пугает количество рекомендованных производителем МК конденсаторов, вот сижу и думаю, как их лучше расположить... конденсаторы у нас 0603.
Это мой первый BGA, не судите строго

Примерно так.


Нет, на ядре их ровно столько же, сколько и выводов, а на IOP и IOM их чуть меньше только в непосредственной близости (11 вместо 14). Чуть дальше есть еще.


Без малейшего уважения: никаких дополнительных фильтров на этих цепях конструкцией предусмотрено не было, поэтому разведены в общем порядке с VDDIOP/VDDIOM.


А производителя в свою очередь пугает, как потребитель будет эти конденсаторы располагать, поэтому присутствует некоторая перестраховка.
Только вот 0603 настоятельно рекомендую заменить на 0402 хотя бы в узких местах.

P.S. Посмотрел вашу схему: не нужно пытаться отделить земли OSC/PLL от основной - это верный способ получить проблемы на свою голову.

А если более точно?



Я, согласно одному из аппноутов производителя, фильтры поставил... только вот теперь думаю, куда их на плате деть...
Кстати, кто-нибудь их когда-нибудь использовал? Насколько критично их отсутствие?



Т. е., Вы хотите сказать, что производитель количество конденсаторов указал с запасом?



Чтобы расположить плотнее?
С 0402 дело не имел пока... маленькие очень



Земля OSC не отделена.
PLL отделена, опять же следуя рекомендациям производителя.
О каких проблемах Вы говорите?
Кстати, сколько конденсаторов у Вас на VDDPLL? Они подключены аналогично конденсаторам VDDCORE?

Да нет, все правильно: основная задача - минимизировать расстояния, конечно.


Посмотрите схему EK. Насколько я помню, их там и нет.


Я не припомню, чтобы атмел вообще указывал это количество. Обычно я исхожу из значения один конденсатор на пин, а уж при расстановке и разводке окончательно выясняется, как близко можно эти конденсаторы расположить.


Именно. Расположить плотнее и больше. Очень заметна разница по сравнению с 0603.


ИМХО, лучше подключить GNDPLL на общую надежную землю, чем делать ее отдельной в виде пин->проводник->блокировочный конденсатор->общая земля. В последнем случае проводник получится длинным и с изрядной индуктивностью, а конденсатор рядом с выводом установить, скорее всего, не получится.

Есть они там



Согласен.
Т. е., Вы не ставили ни индуктивностей, ни RC-фильтров на VDDPLL, VDDOSC, VDDANA и все изделия работают нормально?

Да, но в моем случае - это был SAM9261 - подобные цепи отсутствовали и на EK. В вашем случае фильтры я бы поставил, но земли бы разделять не стал.

Да, прошу прощения, увлекся



Кстати, в EK они не разделены...

0402 руками нормально паяются?

Так себе, прямо скажем. Но если не очень много, то можно и руками.

Вот-вот. Очень интересный вопрос ко всем.
Можно ли как-нибудь на этапе проектирования приблизительно просчитать стоимость, допустим, двух выше указанных вариантов?
Что скажут гуру?