Спасибо Александру Ченакину, что подсказал адрес этого форума. Даже не ожидал, что такое может быть, - так много о синтезаторах частоты. Давно интересуюсь этой тематикой, и есть у меня одна идея, которую хотелось бы здесь обсудить.
Это структура простого, однопетлевого синтезатора, которая, будучи воплощённой в интегральном чипе, могла бы, как мне кажется, в ряде областей применения конкурировать со сложными многопетлевыми системами. Суть идеи изложена в статье “A new concept in Frequency Synthesis”, Microwave Product Digest, Oct. 2010. Проще всего её можно достичь, набрав в Google слова <Vitaly Koslov>.
Есть также и продолжение, выйдет в февральском номере этого же журнала. Это уже попытка реализовать идею на FPGA c «обвеской» на печатной плате. Статья готова к печати, и я мог бы её переслать, если кого-то заинтересует.
Надеюсь на встречу на этом форуме и буду рад, если кто выскажется критически об этой идее, возможно, я в чём-то и ошибаюсь.

Спасибо, статью ещё не прочёл (дико занят), а уже интересно! Не могли бы Вы прислать статью полностью на E-mail: pmyto@mail.ru

Отправил обе статьи.

Статья эта? http://www.mpdigest.com/issue/Articles/201...aly/Default.asp - язык как-то очень непривычный. Нужно время

Виталий, рад, что Вы тоже подключились!
С Виталием знаком заочно уже давно, стараюсь всячески ему помочь в продвижении его идей. Идея интересная, но не всё так просто. К сожалению, получение хороших характеристик (по словам Виталия, и я склонен с ним согласиться) может потребовать изготовления специализированного чипа, что далеко не всякий может себе позволить (если Вы только не Hittite или ADI). Тем не менее, рациональное зерно явно присутствует, рекомендую Всем отнестись внимательно.
Виталий, возможно, у Вас есть описание на русском?

мне кажется что шумы в петле будут больше зависеть от шумов питания RS триггеров чем от фазовых шумов опоры/VCO.
на Fig2 приведены временные диаграммы для некоторого частного случая, интересно что будет если коэффициент "fractional value q/R" равен например 4/3 ?
Очепятка по ссылке в фразе "A Phase Splitter generates on its K=2k outputs the pulse sequences of frequency Fr=Rfr/q, on average, where q=2n" видимо 2 в степени должно быть.

Александр, спасибо за поддержку. На русском нет, но могу сделать, если будет к этому интерес.

Относительно шумов. Если Вы и правы, то тогда давайте заменим упрощённый вариант DAC, показанный на схеме для большей ясности, на классический, как те, которые, например, использует ADI в своих DDSs. Об этом сказано в конце статьи. С шумами-то у них всё в порядке.
Случай 4/3 ведь тоже частный. Можно и для него нарисовать диаграммы. Как это делается – есть в описании к патенту, ссылка на который в статье имеется. Скажу только, что брать упомянутое отношение слишком малым, скажем, меньшим, чем 2, нежелательно, так как соответственно сокращается рабочая область статической фазовой характеристики. Ещё дополнительно она сокращается в варианте PDS-DS из-за дельта-сигма модуляции.
За замеченную «опучатку» большое спасибо. Вот уже налицо польза от форума – впредь буду более внимательным.

Я Вам ответил относительно частного случая, но только сейчас до меня дошло, почему Вы называете случай частным, который показан на Fig.2. Так что мой ответ оказался не по существу Вашего вопроса, и теперь попытаюсь исправиться. Там частоты сигнала и опоры равны. Это потому, что так проще было показать, что в итоге деление частот в петле отсутствует, сравнение фаз происходит на исходных частотах. А Вы хотели бы увидеть случай, как теперь понимаю, когда частоты неравные, т.е. присутствует дробность, и куда она потом девается.
Хорошо, у меня под рукой есть рисунок, когда частоты соотносятся как 5/4. Прилагаю его. Накапливающие сумматоры – 4-разрядные. Числовые значения кодов на их входах – 4 и 5 (соответственно с отношением частот). В каждой из 16 расщеплённых фаз дробность присутствует, а в суммарном сигнале, на выходе DAC, её нет. Там только постоянная составляющая Ес для управлением ГУНом и пилообразные компоненты исходных частот, легко устраняемые фильтром ФНЧ.

На FPGA полностью реализовать вряд ли получится- джиттер уж слишком велик у них, а тут несколько асинхронных клоковых доменов получается (ну или со сдвигом по фазе). Так что FPGA+ TXDAC+ мелкая логика или CPLD отдельные, на каждый ФД- отдельная CPLD. С другой стороны, для адекватного понимания хотелось бы посмотреть, как это работает в частотной области, т.е как спектры каждого ФД суммируются с весовыми коэффициентами в DACе или резисторах. Притом спектры реальные, а не идеальные палки. Модель что-ли матлабовскую какую нарисовать было бы неплохо для понимания. Ну и самое главное- какой выигрыш эта система дает по сравнению с существующими, особенно по сравнению с ФАПЧ с опорой на DDS? Наилучшее решение наверно- макет с двумя синтезаторами- классикой и обсуждаемым, общим VCO, и два измеренных спектра для сравнения.

Вы правильно поняли, именно так я и хотел рассмотреть

Спасибо большое, вечером рассмотрю подробнее.


У DDS на выходе отсутствует VCO. Аддитивный шум с питания с уровнем 10nV/sqr(Hz) для выхода DDS будет один , а после модуляции через VCO совсем другой, весьма большой для октавного VCO в районе 1GHz. пмсм.

На FPGA (а3р250 фирмы Actel) проект полностью реализован, о чём вторая статья в MPD; могу выслать - PDF-файл на 4МВ, приложить не получается, форум такие объёмы не допускает. Это синтезатор октавного диапазона, до 2ГГц с шагом сетки 1-2Гц. Результаты получены скромные, но из-за простоты, суть дешевизны, и такой синтезатор мог бы найти кое-где применение.
Конечно же, Вы правы – FPGA это не заказной чип, и с ним проблематично получить достойные результаты. В упомянутом проекте, чтобы снизить уровень «спуров», использована идея предпочтительных кодов. Опорный канал 32-разрядный, управляется кодом R; сигнальный – 8-разрядный, управляется кодом С. Одна и та же частота на выходе может быть получена различными комбинациями кодов R и C. Выбираются лучшие, чтобы обеспечить «спуры» не выше -70dBc. Комбинации этих кодов записываются в таблицу, типа LUT в синтезаторах DDS.
Модель имеется, прилагаю её. Она для двух вариантов – PDS (с матрицей R2R для компенсации помех дробности в младших разрядах) и PDS-DS (с дельта-сигма модуляцией для той же цели).
О сравнении на двух макетах не совсем понятно. Что такое классика? В любом случае пока идея PDS не будет воплощёна в заказном чипе, мы не будем иметь предмета для сравнения. А пока что имеем, фигурально выражаясь, «Запорожец» против “Maserati”.

Хотелось бы навести немного критики.

В первой части статьи очень слабо освещены уже существующие наработки и соответственно небольшой список литературы. На мой взгляд технологии, встречающиеся в различной литературе под названиями "Bandpass sigma-delta modulator" или "Tunable sigma-delta modulator" в сочетании с "Multibit" и "DDS", имееют более универсальное применение при таких же характеристиках SFDR, уровня шума в рассматриваемой полосе и центральной частоте, к тому же многие из них имеют практическую реализацию в интегральном исполнении, чаще для внутреннего применения. Также хочется отметить, что при использовании технологии "Quantization noise shaping", на классических DAC (даже с разрядностью 8 бит) можно получить очень неплохие характеристики.
С точки зрения практической реализации рассматриваемой схемы, я бы добавил в выходном каскаде перед резисторами DAC меширующий мультиплексор для лучшей рандомизации выходного сигнала.

Критика это хорошо, но хотелось бы поконкретней. Пожалуйста, назовите вполне определённую модель синтезатора частоты, с которым можно было бы провести сравнение. По поводу списка литература согласен, можно было бы его расширить. Относительно добавок, возможно, это и даст дополнительные улучшения, но давайте пока обойдёмся без этого, разберёмся сначала с тем, что имеем.

Спасибо за статью. В качестве референционных я бы предложил выбрать ADF4113 и ADF4193. Первый- как бы стандарт для целочисленного синтеза. Второй- имеет дробный синтез и наворочнный выход- можно моделировать различные схемы аналоговой части ФД.
Сравнивать по критерию- фазовые шумы, время захвата петли.
Кстати, вопрос, как мультибитовость (или многоканальность ФД) будут влиять на процесс захвата петли?
По поводу макета- делать микросхему наверно пока рановато. Можно взять MAX9382 MAX9383 и сваять на них макет- нормальные дискретные ФД до 400 Мгц.

Выбор чипов ADF4113 и ADF4193 для сравнения с PDS я не назвал бы удачным. Первый потому, что не обеспечивает мелкой сетки частот (целочисленный делитель в петле), а по второму просто нет данных для сравнения. Шум приводится при шаге сетки 200 кГц, когда полоса ФАПЧ всего 40 и 60 кГц. Т.е. в итоге это мог бы быть шум ГУНа. Можно лишь догадываться, что при сетке в несколько Гц они имеют то, что лучше не показывать.
Мультибитовость на процесс захвата никак не влияет. Точнее, нет разницы, был бы там один RS-триггер или их 32, как в реализованном варианте.
Относительно MAX9382 и MAX9383 я не понял, к чему это? Проблема ведь не в типе детектора (чем плох просто RS-триггер?), а в неуправляемости расположения элементов и связей в FPGA. Есть, конечно, СhipPlanner, но его возможности очень ограничены.

RS триггер не может работать на захват частоты как ЧФД. только как ФД , проблемы захвата могут иметь место.

Я отвечал на конкретный вопрос о влиянии «многобитовости» на захват (надо понимать, по сравнению с «однобитовостью»). Если же вопрос, как обеспечивается захват частоты ГУНа до пределов его возможностей по перестройке, то в реализованном варианте есть ЧФД, только выполнен он не «по классике». Подробно об этом описано во второй статье, которую могу переслать, если обратитесь по адресу vkoslov@yandex.ru.
А если вкратце, то см. прилагаемую схему. При переключении на новую частоту импульс RW через одновибратор ММ2 и ключ SW1 отключает ФАПЧ, включая вместо неё постоянный потенциал, равный середине статической характеристике ФД. Одновременно этот импульс через одновибратор ММ1 включает схему поиска. Процесс поиска длится до тех пор, пока погрешность в частоте настройки ГУНа не окажется достаточно малой, частота импульсов на выходе FDO частотного различителя станет на столько низкой, что не сможет поддерживать одновибратор ММ2 в текущем его состоянии, и цепь ФАПЧ замкнётся. Сигналы частотного и фазового каналов поступают к ГУН через суммирующий усилитель.
PS: Оказывается, можно и статью загрузить.

Это потому, что после десятого поста Вас перевели из Новичков в Участники, с чем Вас и поздравляю!
Бегло пролистал Ваши статьи, идея очень интересная, но прежде чем скурпулёзно разбираться, хотелось бы узнать, если не секрет, каковы Ваши планы по дальнейшему продвижению этого направления в синтезе? Ведь результаты на ПЛИС получены весьма скромные, и не факт, что ASIC или IC дадут на два порядка лучшие результаты. Какую пользу, кроме, например, диссертации или цикла статей, планируете получить? Если я ненароком копнул слишком глубоко, не отвечайте, это я из любопытства спросил.

Приведу один из удачных вариантов реализации "Tunable Bandpass DAC", который можно использовать в следующих вариантах:
1) в качестве ДПКД в обратной петле или источника опорной частоты ФАПЧ синтезатора
2) формирователь модулированного сигнала на фиксированной частоте с фильтрацией на ПАВ
3) формирователь ФМ сигнала на перестраиваемой частоте с фильтрацией в кольце ФАПЧ

A 2-GS/s 3-bit dS-Modulated DAC With Tunable Bandpass Mismatch Shaping
Нажмите для просмотра прикрепленного файла

Спасибо за внимание к данной теме.
Согласен и писал о том, что результаты получены скромные. Но, возможно, из-за простоты реализации это всё же может найти где-то применение и в таком варианте? Не знаете ли предприятие в СНГ, которое могло бы заинтересоваться этим?
Относительно того, что результаты на IC будут на два порядка лучше, у меня сомнений нет. Во-первых, математическая модель говорит об этом (см. приложение к моему ответу на вопрос khach-а от 27 Jan), а во-вторых, эту структуру моделировали в ADI на их оборудовании с учётом реальных погрешностей и получили отличные результаты. Сейчас ведём с ними переговоры, чтобы поставить проект на MPW. В этом помогает мой партнёр в Штатах.
Делать диссертацию не собираюсь (и кандидатской достаточно, и вообще научная степень сейчас никакого значения не имеет), статьи писать буду (надо же как-то популяризировать идею), есть планы на следующий патент (созрели ещё кое-какие идеи).
Какую планирую получить пользу. Ну, во-первых, я настолько втянулся в это дело, что уже и не представляю, чем ещё я смог бы заняться, будучи на пенсии. Во-вторых, если удастся как-то внедрить идею, то, возможно, получу некоторое скромное вознаграждение – добавку к моей опять-таки скромной пенсии.
С благодарностью за Ваше участие в дискуссии,
Виталий.

Микросхемы для прямого и косвенного синтеза у нас выпускает пока только ЭЛВИС.
Но я как-то сомневаюсь, что на Российских предприятиях озолотят за хорошую идею, недоросли мы ещё до этого, ой недоросли.
Я думаю, что и Александр Ченакин, и многие другие наши специалисты уехали на запад неспроста, скорее всего был печальный опыт изобретательства на наших предприятиях.
Да и в Сколково как инновацию это не протолкнуть!

На этот счет очень хорошо мог бы ответить zzzzzzzz, боюсь достаточно эмоционально, но жалко, на этой ветке он редко появляется. Реально очень не выгодно в наших краях. Я, примериваясь к своим задачам, тоже не могу придумать применения многим полезным возможностям данного метода. Частично уже прозвучало в ответе Dr.Drew в параллельной ветке. Мне на порядки проще работать с 48-битным NCO в Стратиксе, чем строить синтез с даже не долями Герца, а долями мегаГерца перестройки. Речь о том, что сейчас строятся приемники на http://www.national.com/pf/DC/ADC12D1800.html#Overview или http://www.e2v.com/assets/media/files/docu...rs/doc0952A.pdf - самый скоростной и EV10AS150A - самый высокочастотный по полосе (немного утрирую), а потом децимируя и преобразуя уже в цифре, настраиваюсь с любой точностью на любой сигнал. Тоже и на передачу - достаточно иметь малошумящую опорную частоту, к которой полуцифровыми методами можно прицепить все, что угодно. Поэтому, возможно, мало замечаний по сути - надо еще понять зачем это народу сейчас надо, кроме академического интереса.
Чисто дилетантское ИМХО.

Спасибо за информацию. Не сомневаюсь, что такой DAC даст какой-то выигрыш, не зря же солидные специалисты над этим работали и наверняка большие деньги при этом потратили. Ну а нам-то что от этого, - снова создавать какие-то макеты с таким DAC? Мне уже поздно этим заниматься, стар я для этого. Могу предложить Вам поучаствовать в доработке идеи PDS. Но работать только под «интерес», т.е. в надежде на то, что, возможно, когда-то, кем-то и где-то это будет внедрено и оплачено. Т.е. по «классике» - сначала «стулья», а деньги потом. Единственно, могу обеспечить любыми зарубежными комплектующими.

Вопрос не в том, что они сделали лучше и не в том кто сколько денег потратил, сама идея одинаковая, и будь то PDS или схема на основе "bandpass modulator", при одинаковых технологиях результаты будут получаться одинакового порядка и одинакового уровня сложности.


Прошу прощения, не тот возраст у меня, чтобы критиковать. Очень много всяких схем перепробовал на основе сигма дельта модуляции с использованием R-ladder , результаты получались очень неплохие и все в основном на голом энтузиазме. Вчера, задав в строке поиска IEEE документов несколько ключевых слов, получил в ответ около 5000 документов, и думаю еще десятикратно больше будет придумано. К сожалению у меня тоже нет возможности в интегральном исполнении реализовать свои идеи, а без этого развивать эту тематику очень сложно. К тому же применение классических высокоскоростных ЦАП последних лет с добавлением некоторых технологий дает очень хорошие результаты (приводил недавно в другой теме). Работодатель сейчас от меня требует какие-то определенные сроки, поэтому иду по пути наименьшего сопротивления - разрабатываю далеко не самые идеальные по всем характеристикам устройства и по возможности применяю покупные модули.

Вы тоже должны понять, что бОльшая часть обитателей форума очень далека от интегрального уровня и слишком занятА текущими прикладными задачами, более приземлёнными по сравнению с Вашей. У меня тоже часто мелькало в голове: "А мочему ГУНами не управляют при помощи ЦАПов? Разве фазовый детектор лучше?", но тут же сам себе и отвечал:"Значит так надо!".
Но сейчас в России почти все занимаются "бытовухой", получая за это куда более скромные деньги, чем могли бы иметь от ноу-хау, и при этом так загружены, что спины не разогнуть. Это я к тому, что желающих работать за призрачную перспективу найти непросто, сорри за оффтоп!

Надеюсь, что rloc не будет против, если я уточню, о чём идёт речь: это тема "16-разрядный DDS до 1ГГц, Реально ли, если да, на чём сделать?"
Коротко об истории создания и развития этой темы: Познакомившись с теорией DDS и наигравшись с EvalBoardом оного, в голову пришла мысль, что свежеиспечёные на тот момент AD9910 и AD9912 неудовлетворяют моим запросам по спурам, которые по теории можно уменьшать и ликвидировать программно, аппаратно, да и программно-аппаратно тоже. Тему забросил, занявшись другим направлением - освоением HMC700, в то время, как rloc добился успеха на этом поприще, вот здесь.
Рекомендую почитать всю тему (вот уж не думал, что такая интересная и продуктивная получится) и сравнить перспективы использования продвинутого DDS с использованием всех методов фильтрации спур c Вашим методом в математических моделях. Вот это будет уже вполне адекватное сравнение двух методов.

Спасибо. Почитал я по Вашей ссылке, мало чего понял, но вот зашевелилась крамольная мысль, - а не уходим ли мы в сторону от моей темы? В предлагаемом мной варианте синтезатора исключается умножение в петле, и в этом заключаются его достоинства. А то, что предлагает rloc, - это отдельная идея борьбы со спурами, и вполне возможно, что её также можно применить и к PDS, используя в нём некий модернизированный DAC. Если ошибаюсь, поправьте меня, пожалуйста.
И ещё такой вопрос. Ведь закон сохранения энергии ещё никто пока не отменял. Куда деваются спуры? В Frac-N c DSM они отбрасываются в сторону от несущей и потому могут быть отфильтрованы. А что происходит здесь? Не получается ли так, что они распыляются в широком спектре, поднимая общий уровень шума?
Вопросы отношу также и к rloc, и буду ему благодарен, если и он подключится к ответу на эти вопросы.

По совету YIG побывал на его теме «16-разрядный DDS до 1ГГц, Реально ли, если да, на чём сделать?», где много информации от Вас. Мне вот что непонятно, или я чего-то недосмотрел. Вы приводите картинки улучшенных Вами спектров, а где исходные? Нельзя ли рядом, для наглядности, привести два случая: ДО и ПОСЛЕ? И почему всё это при широком спане? Вблизи несущей там ведь тоже что-то просматривается, но слишком спрессовано по оси частот, чтобы понять, что это такое.

Вариант rloc с ПЛИС и ЦАП позволяет практически гарантированно получить
хороший результат по фазовым шумам и спурам, при этом сохраняется возможность перестройки частот в очень широком диапазоне с шагом до 0.01Гц. Если чего-то и придётся подправлять - то только в HDL коде DDS'a. При том что современные ЦАПы позволяют синтезить частоты по выходу до 3.5ГГц.
Конечно при рандомизации фазы спуры размазываются по спектру - но мощность шумов увеличивается незначительно, плюс ещё есть алгоритм коррекции рядом Тейлора - тут даже размазывать ничего не надо.

Как вы говорите ваш вариант "исключает умножение в кольце", то если взять опорный генератор Морион на 10МГц с фазовыми шумами -160дБ/Гц при отстройке 10кГц и перенести его вашим синтезатором на 10ГГц, то какие будут фазовые шумы на выходе? Те же -160дБ/Гц на 10кГц? Если всё так хорошо - то ваш синтезатор с руками оторвут и за ним уже должна выстроится очередь из военных. Если нет, то как уже вам говорили надо провести сравнение с конкурирующими вариантами:
1) ПЛИС(DDS) -> ЦАП
2) DDS -> полосовой фильтр-> опора однокольцевой integer-N ФАПЧ

ДО был пост 76, ПОСЛЕ - пост 85 + 92. Как появится время проведу измерения в еще более узком спане, чем 10 МГц.


Все правильно, законы никто не отменял, спуры в моем случае действительно просто размазывались с небольшим подъемом среднего уровня шума, но не более чем в пределах шумов квантования 14-разрядной сетки ЦАП.
Как я уже писал, можно использовать "quantization noise shaping" на основе сигма дельта модуляции и на классическом ЦАП повысить SNR до эквивалентной разрядности 16 бит и более с пропорциональным сужением рабочей полосы (результаты не приводил). Оставшиеся единичные спуры носили уже регулярный предсказуемый характер и определялись недостаточным качеством фильтрации тактового сигнала (пролазы шли на внутренних слоях ПП). При желании их можно подавить табличным способом (или по формуле), как это делается в AD9912.

Спасибо, что подключились к теме.
Не собираюсь возражать, что вариант rloc с ПЛИС и ЦАП – это хорошо. Верю.
Что касается умножения в петле, то, конечно же, шумы опорного генератора в любом случае умножаются как бы синтезатор не был построен. Зависимость 20lgN – это закон, так сказать, прямого действия. Речь о помехах дробности, на выходе фазового детектора. Из-за наличия делителя частоты в петле, который необходим, чтобы привести частоты к равенству на входах ФД, эти помехи умножаются в коэффициент деления раз. В предлагаемом варианте нет деления частоты в петле, сравнение фаз производится на неравных частотах, из-за чего опорная частота может быть выбрана на столько высокой, на сколько позволяет интегральная технология. Из-за этого и получается выигрыш по спурам и быстродействию. А идею программной борьбы со спурами можно, наверное, применить и здесь, и ещё дополнительно улучшить характеристики. Но это уже другая тема.

А вот с этим я, пожалуй не соглашусь, Вы уж извините! DDS - это по своей сути дробный делитель частоты, у которого опорная частота выше как минимум в 2.5 раза, чем частота выходного сигнала. А вот пути получения этой опоры могут быть разные: мы можем получить её из опоры с меньшей частотой с помощью умножения (для AD9912 проще всего умножить ГК218-ТС 500МГц), а можем и поделить опору на лейкосапфире, термостатированную с помощью ФАПЧ от OCXO. В первом случае имеем 20logN прямого действия, а во втором случае имеем 20logN обратного действия. Правда, справедливости ради, надо отметить, что второй вариант применим в очень узких областях, в отличии от первого, более неприхотливого. Но это уже совсем другая история..

Очень интересно. Нельзя ли подробнее? Если Вы имеете в виду, что при делении шумы уменьшаются на 20lgN, то это понятно. Но, похоже, Вы считаете, что каким-то образом можно получить дополнительное улучшение при делении. Не за счёт ли фильтрации? Если так, то это и в самом деле другая история.

Нет, я так полагаю, что на практике такого улучшения не получится, так как делители и ЦАП тоже шумят и они ограничат возможности такого метода, но получить достаточно высококачественную опору 1-2ГГц для DDS с шумами порядка -160 дБн/Гц на смещении 1кГц вполне реально. Но мне, например, такое решение не подходит, лейкосапфировые опоры, говорят, капризная вещь, хотя и крутая. А вот для науки и космоса - самое то! Тут в параллельной ветке как раз тема про OCXO как раз на лейкосапфиры переключилась.

Делить лейкосапфир для ДДС - не в коня овёс. Хватает и 100 МГц умножить. Ибо ДДС - штука шумная и дело не в капризности.

Опять-таки непонятно. То, что все элементы шумят, - само собой разумеется. Давайте конкретно о шумах опоры. Утверждаете ли Вы, что возможны такие случаи, когда после деления частоты ОПОРЫ можно уменьшить шум этой ОПОРЫ более чем на 20lgN? Естественно, не за счёт фильтрации.

Шумы ДДСа - в пределе это только шумы и спуры ЦАПа, которые в совсем дальней зоне можно пофильтровать, а в ближней зоне определяются качеством опоры и разрядностью ЦАПа.

Синус же можно вычислять в цифре со сколь угодно большой точностью по фазе и амплитуде - хоть FPU с плавучкой поставить можно.

Этот момент не совсем понятен, частоты может и неравные, но частота работы отдельно взятого триггера ФД определяется частотой прихода импульса на вход S. Чтобы уменьшить суммарный шум ФД, состоящего из К триггеров, необходимо, чтобы полезные парциальные составляющие сигнала ошибки складывались когерентно (т.е. пропорционально K), а шумовые парциальные составляющие - случайно (т.е. пропорционально квадратному корню из K), что без моделирования не так тривиально.
Очень хорошим заключением второй части статьи могло бы быть подтверждение факта отсутствия деления в петле (за вычетом шумов из-за вынужденного деления в макете частоты ГУНа на 2 и 8/9).

Что-то я не понял. Сначала в пределе шумы ЦАП, а потом почему-то опора вылазит. И что это за предел? На примере 9912, фазовый шум 1 ГГц ниже минус 153 в остатке уже не виден. А на ближних отстройках от 1 до 10 кГц, вообще сильно ЦАП шумит. Любой интегральный ДДС, какой не возьми, сейчас на выходе шумит сильнее, чем приведённая к выходу качественная опора. Вопрос рассыпных ДДС остаётся открытым, ибо rloc на все предложения показать ФШ своего агрегата, отвечал, что нету нормальной тактухи. Может, мне удастся по своим каналам пробить эксперимент. Тогда можно будет более предметно поговорить. А так, множить 100 МГц и вперёд, на винные склады. Ещё и за...ть (прошу прощения) умудряются.

Юбилейное, трёхсотое...

Vitaly K, тут речь о том, что при умножении 100 МГц шум гармоники растёт по известному закону. Если использовать более высокочастотную опору - генератор работающий на 10 ГГц, например, лейкосапфировый, то шум субгармоники будет падать тоже по известному закону (без учёта дополнительных шумов делителей) и при одинаковой выходной частоте в обоих случаях, второй генератор выиграет. А то, что 20lgN, с этим никто не спорит.

Вы имеете ввиду, DDS выиграет у PDS? Это совсем не обязательно. Если предположить, что два решения абсолютно идеальны в плане добавления шумов, то и результат будет одинаковым и определяться шумами опоры. Другой вопрос, а насколько идеальны эти два решения?

Виталий, я думаю, чтобы Вам успешно реализовать Вашу идею, Вам нужно аргументировано ответить на следующие вопросы:
1. Оценить (реалистично) собственные (residiul) шумы схемы, т.е. какими будут шумы при использовании идеальной опоры.
2. Провести сравнение с существующими техническими решениями (DDS, fractional-N, etc.), т.е. какой выигрыш и при каких затратах может быть получен. Извините, но если выигрыш незначительный, то стоит ли овчинка выделки?
3. Провести сравнение с возможными будущими решениями. Дело в том, что любая серьёзная компания уже имеет планы, что она принесёт через, скажем, 3 года. Т.е. Вам нужно угадать (хотя бы примерно), что у них сейчас рассматривается и показать, что Ваше решение будет лучше. Задача совсем не из простых...
4. Привести серьёзную аргументацию Вашего анализа (в идеале – действующий макет).
Всё это не просто. Так что золотые горы – они что здесь, что там могут быть весьма призрачными. Как говорится, хорошо там, где нас нет, но и туда спешить не стоит. Я думаю, что неоценимой пользой общения на форуме, будет для Вас объективная и независимая оценка и возможная помощь во всех вышеперечисленных вопросах. Не отчаивайтесь!

Относительно когерентности суммирования парциальных сигналов. Вы уж, пожалуйста, посмотрите сами на рисунок от 27 янв., 12:22 и решите, как они там суммируются. Отсутствие деления частоты в петле показано на Fig.2 первой статьи. Согласен, что шумы большие, далеко до опорного генератора. Потому и нужна заказная интегральная схема, на ПЛИС ничего хорошего не получить. Подробно об этом в разделе Noise and Spurious Issues второй статьи.

Согласитесь, что если привести на одном графике вклад каждой части схемы (желательно измеренный) в общий уровень шума, легче будет доказать производителю чипов необходимость интегрального исполнения.
Экспериментируя несколько лет назад с R-ladder преобразователями, я выносил из FPGA выходные триггеры в отдельную микросхему на PECL логике с отдельным тактированием, тщательно выравнивал по длине все линии и делал электромагнитное моделирование с целью оптимизации суммирования на резисторах.

Да нет же. Я говорил безотносительно DDS и PDS. Вопрос был в том, что меньше остаточных шумов даст при формировании опорной частоты для ФАПЧ или тактовой для ДДС: деление или умножение.

Cогласен, но лишь отчасти, ибо теория работы DDS тоже не совсем согласна:

По моим наблюдениям шумовой порог схем DDS и DAC не является константой, а уменьшается день ото дня вместе с совершенствованием технологий производства цифро-аналоговых микросхем. Этот порог также зависит от соотношения выходной и тактовой частот DDS.
Но при имеющихся сейчас качественных высокочастотных кварцевых опорах, лепить опору для DDS на лейкосапфире, действительно, нецелесообразно. Я пример привёл для идеального DDS, а в природе, как известно, нет ничего идеального. Я уверен, что математическая модель DDS покажет изумительные результаты, чего на практике никогда не покажет.

Разумеется, но не больше 20lgN (где я утверждал, что больше 20lgN, не помню? )! Просто лейкосапфировая опора настолько близка к идеальной, что после деления вы этого не увидите, а вот если взять, например, “заФАПЧёванный” от OCXO PMYTO, скажем, на 8 ГГц – то увидете во всей красе при делении до 1 ГГц снижение его фазового шума на 18дБ.

Этот вопрос упирается не столько в эффективность рассыпного решения, сколько в возможность совершенствования алгоритма прямого цифрового синтеза, который в интегральных решениях, типа AD9912, недоступен.

Поздравляю! При таком весомом участии такой скромный результат является несомненным показателем высочайшего профессионализма (без преувеличения).

Спасибо, Александр, за советы, с ними согласен, стараюсь им следовать, но не всё получается, «топором да долотом» много не сделаешь. Не понял о золотых горах, к чему это Вы? Участникам форума благодарен за внимание к теме, было интересно, всем спасибо.

Vitaly_K, сразу даже и не обратил внимание, у Вас шумы при ближних отстройках получились хуже чем у ГУНа:

______1kHz____10kHz____100kHz____1MHz
VCO__-70dBc__-95dBc___-117dBc___-137dBc
Syn__-70dBc___-90dBc___-105dBc___-130dBc

Виталий, это я не Вам - извините - просто все смешалось в одном ответе. Ваши целеустремления и стойкость я знаю. Вижу, Вам тут приходится не сладко, не сдавайтесь, вопросов, действительно, много (и по делу), но это только в конечном итоге усилит Ваш анализ и, возможно, удастся выйти на какое-то приемлемое решение на доступных на сегоднешний день элементах (что весьма желательно).
До встречи здесь на форуме!

Думал, что дискуссия закончена, и уже как бы попрощался, но вот интересный Ваш вопрос о шумах.
Чему ж тут удивляться? Отличные ГУНы от MiniCircuits. Если бы был простой способ перестраивать такие ГУНы, скажем, потенциометром, со скоростью 10 мкс и с точностью 1 Гц, то цены не было бы таким устройствам. Но так не получается, и потому приходится строить синтезаторы частоты, в которых много всякого разного может быть привнесено в спектр сигнала. Я уже говорил, что макетирование идеи, не воплощённой в заказном чипе, скорее будет против самой идеи. Вот вам и результат. В то же время не считаю, что это так уж и плохо. Примерно такие же данные имеет, например, синтезатор типа VDS 2700 фирмы Meret Optical Communications. Построен он по принципу DDS+Fractional PLL. Октавы не перекрывает, а всего 20%. Стоит от $3k до $3.5k! Та же, примерно, ситуация и с синтезаторами фирмы General Electronic Devices.
В очередной раз повторюсь, что макет представлен не для подтверждения теории PDS, а лишь чтобы показать, что и в таком виде, из-за дешевизны, такой синтезатор мог бы найти применение. А все точки над i мог бы расставить только заказной чип. За замечание спасибо.

Обычно считается что шумы Гуна в ближней зоне чистятся фапчём и больше определяются опорой либо возможностями PFD.
Шумы ,привнесенный PFD , могут быть большими , если 10LOG(tau*Fcompare) существенно велика из-за tau- времени открытых ключей (а ваши RS триггеры всегда открыты) . На эту тему статейка пробегала http://electronix.ru/forum/index.php?act=a...st&id=34692

там про дробовой шум (shot noise current) чарч-пампа, но я думаю что RS триггеры не лучше в плане шумов.

любой фракциональный PLL шумит больше целочисленного в том числе по причине того , что шум возрастает из-за необходимости увеличения tau ключей CP. имхо не только из-за размазывания шумов дробности.

Да, Александр, пожалуй, стоило бы основательно поработать над макетом, не пытаясь сделать его в виде простого, дешёвого синтезатора, т.е. не жалея комплектующих и не заботясь о компактности. Например, ядра опорного и сигнального трактов разместить в отдельных ПЛИСах (чтобы исключить взаимные пролезания), а для их суммирования (RS-триггеры и DAC) подобрать другие подходящие микросхемы. Задача для меня, можно сказать, архи сложная. Займусь, если найду подходящего помощника.