Я попытался построить график зависимости уровня фазового шума от частоты и не обнаружил на нем характерной полочки от шумов фазового детектора. Это несколько сбило меня с толку, пока не увидел вышеуказанное несоответствие. Т.е. делать какие-то выводы очень рано.
Чувствую у Вас есть огромное желание продолжать совершенствовать как саму идею, так и макет. Тему можно не спеша развивать по мере появления новых вариантов решений или вопросов от участников форума.
Сколько слоев печать была?

Четыре слоя.

Vitaly_K, решил перенести наш разговор в соответствующую тему, чтобы не мешать Vecheslav.
Я с Вами абсолютно не согласен. Во-первых у меня есть положительный опыт макетирования высокоскоростного многоразрядного сигма-дельта ЦАП с точно такими же резисторами по выходу. До 100 МГц шумы получались просто великолепные, больше было проблем со спурами.
Давайте уточним, откуда по выходу FPGA возникает фазовый шум? Основной его источник - это случайное дрожание фронта/спада выходного сигнала (фликкер, дробовый шум) и низкая ЭМС с соседними сигналами и питанию. Подумайте внимательно, какой будет детерминированный разброс в задержках при буферизации на LL-триггерах на печатной плате и насколько он будет отличаться от разброса внутри FPGA? Напомню, что внутри FPGA задержка распространения сигнала в основном определяется не длиной линий, а количеством КМОП транзисторов коммутирующих эти линии. И еще один вопрос: если не использовать схем "dithering", на что больше будет влиять детерминированный разброс по задержкам: на фазовый шум или на величину спур?

Ну а я, взаимно, не могу согласиться с Вами. Во-первых, в ModelSim мы видим задержки в разрядах нашего проекта, и их порядок таков, что соответствует рассчитанному нашей программой шуму на выходе синтезатора. О характере шума можно судить по графикам в моих статьях, на которые я делал ссылки. Это, в принципе, детерминированные помехи, (можно также назвать их помехами дробности), но при малом шаге сетки их плотность так велика, что выделить каждую из них не представляется возможным, и потому они воспринимаются как шум. Во-вторых, если выбрать управляющий код таким, чтобы исключить дробность, шум резко, на порядок уменьшается. Так что всякие шумы типа фликкера и дробового начисто исключаются. Они-то в итоге и остаются при таком эксперименте, и дал бы бог, чтобы такой уровень шума был всегда. Что касается ЭМС, то много чего перепробовали на плате, разные там развязки по питанию, экранирование, множество вариантов разводки плат, питание от батарей – ничего не помогает. А вот в самой ПЛИС низкая ЭМС вполне возможна.
Всё это привело меня к выводу, что без заказного чипа перспектива идеи PDS синтезатора весьма скромная.

Никак у меня не получается донести до Вас идею.
Если поставить внешние триггеры (D-trigger со входными сигналами D, CLK и выходом Q) по каждому разряду, то фронты/спады сигналов будут отсчитываться строго от фронта тактового сигнала и не будут зависеть от разброса задержек и дрожания сигналов после FPGA. Таким образом мы полностью исключаем влияние FPGA на качество сигнала и забываем про ModelSim.

Перечислим основные преимущества моего предложения:
1) Погрешность разброса задержек сигналов можно сделать на уровне 0.005 нс, для сравнения, внутри FPGA, с учетом всего пути распространения - не лучше 0.2 нс.
2) Уровень фазовых шумов - как минимум на 20 дБ лучше.
3) На макете есть прекрасная возможность вручную отъюстировать все параметры: задержки в небольших пределах (путем накладывания диэлектрика с высоким эпсилон на соответствующую линию), номиналы суммирующих резисторов. В интегральном исполнении потребуется только подстройка лазером, что на первых порах может быть не доступно.

Мой вывод такой: пока макет не будет доведен до рабочего образца с тщательным просчетом всей математики, ждать каких-нибудь результатов от интегрального исполнения бесполезно.

Теперь понял, спасибо, извините за моё долгодумство. Пожалуй, стоило бы опробовать Вашу идею, но я сам, к сожалению, не в состоянии этого сделать, а нужных для этого помощников у меня нет.
Однако же не понял Вашего вывода. Да и звучит он слишком уж категорично. А по-моему, одно другому не мешает. То, о чём Вы пишите, в равной степени (в смысле идеи) можно воплотить и в заказном чипе.
А что касается математики, то я писал уже об этом. Нужен мне помощник программист-математик. Возможно, кто и откликнется?

Vitaly_K, у Вас уже была собрана макетная плата, фотографии которой можно найти в статьях. Кто ее конструировал, собирал и отлаживал? В таких случаях часто приходится следовать принципу "сам себе и жнец, и швец, и на дуде игрец".
В интегральном исполнении тоже есть свои нюансы, но согласитесь, дешевле несколько вариантов макеток сделать, чем несколько чипов. К тому же шумы сейчас настолько огромны, что скрываются все недостатки. Читал материалы конференций IEEE, где очень часто пишут сколько много калибровок приходится вводить в чип, чтобы получить рабочий образец. Поэтому надо максимально отработать на макете - это и дешевле, и проще, и быстрее.

Для rloc
Частично Вы правы относительно «жнеца» и пр. Приходилось мне с паяльником в руках и тестером выискивать и исправлять огрехи на печатной плате. Также занимался разводкой в FPGA и моделированием. Проект в формате VHDL, по моей блок-схеме, делал помощник. Прекрасный математик, разработал также ряд программ для расчёта спектра, но не успел довести работу до конца, его уже нет в живых. Принципиальная схема всего устройства тоже моей руки. Печатной платой от разводки до сборки, а также контроллером с программой управления (естественно, с моим участием) занимались ребята из КПИ. Они специалисты именно по синтезаторам, довольно высокого уровня, но жизнь вносит свои коррективы, надо выживать, и сейчас они перешли на тематику титановой сварки, работают по контракту с китайцами. Все эти работы оплачивал мой партнёр в США. Платил понемногу, но за несколько лет набежала немалая сумма. Сомневаюсь, что он и дальше будет тратиться на наши эксперименты.
О шумах. Опять-таки Ваши оценки звучат как приговор. Не такие уж они и огромные, наши шумы. Я уже писал об этом на форуме. Возьмём, к примеру, синтезаторы фирмы MOC. Те же шумы, да ещё всего лишь 20-процентное перекрытие против нашего октавного. И цена от $3,000 до $3,500 против нашей, в несколько раз меньшей. Но главное-то в том, что будут покупать у них, а не у нас. Они – фирма с мировым именем, а кто мы – об этом только мы и знаем. Как говорит Александр Ченакин, он никогда бы не включал в свои разработки комплектующие изделия от небольшой фирмы, поскольку нет никакой уверенности, что завтра эта фирма всё ещё будет на рынке.
Теперь о том, что дешевле, проще и быстрее – наш макет или их чип. Это вроде вопроса, чем лучше работать, «топором да долотом» или же более совершенным инструментом. Ну уж коли ADI берётся за разработку чипа, то и слава богу, не мы ж за это платим. Вы прекрасно понимаете, что главное в этом деле – ЦАП. А руководит работами как раз главный специалист фирмы по DDS, где главное – тоже ЦАП. К тому же структуры DDS и нашего PDS в общем-то схожи, так что и в блочном размещении в чипе проблем особых не должно быть. Конечно, какой-то риск потратить зря ресурсы есть, но, как говорится, «кто не рискует, тот…» и далее по известному тексту.
PS: Кстати, мой партнёр Nicholas Payne будет делать доклад о нашем синтезаторе в следующий вторник, 22-го, на конференции ARMMS в Corby, Англия. Говорит, что я могу подключиться к участию через Skype, но пока не представляю, как это можно будет сделать.
Сайт конференции - http://www.armms.org/conference.php.

А если взять к примеру синтезаторы фирмы Synergy: и шумы будут ниже, и цена порядка 200$, и диапазон октавный, и фирма известная и крупная?


Спорить не буду, не легко Вас переубедить. Тем же самым "топором да долотом" потом придется новоиспеченный чип на макетку ставить и обвязку всякую делать. Хорошо, что Вы подметили аналогию с DDS, решаемые проблемы будут очень близки.

Интересно ещё то, что в направлении DDS "топорное" решение открывает гораздо больше возможностей и горизонтов, в т.ч. по частоте, чем интегральное от тех же Analog Devices. Выигрыш у интегрального решения типа AD9910 или AD9912 пока только в цене, габаритах и простоте реализации, но никак не в чистоте спектра, максимальной частоте, скорости перестройки и гибкости. В последнем критерии я бы именно их назвал топорными: возможностей гибкой конфигурации прямого синтеза Аналоговые Девицы пока предоставляют мизер.

Относительно «не легко Вас переубедить». Ничего страшного, в споре, как известно, рождается истина. Ну вот, к примеру, Вы отсылаете меня к Synergy. Будто бы у них те же шумы, а цена просто смешная – всего $200. Вы меня извините, но как я тут могу с Вами согласиться? Не нашёл я на их сайте предмета для сравнения. Шаг сетки у них 0.5/1 МГц. Это так называемые Integer-N синтезаторы. Там в принципе нет шумов дробности, которые неизбежно присутствуют при малом шаге сетки, как, например, у нас (~2Гц). Чуть раньше я подробно ответил на Ваш вопрос о характере наших шумов. Там же писал, что если исключить дробность, то шумы на порядок уменьшаются. Возможно, я чего-то не досмотрел на сайте Synergy? Тогда укажите конкретно ту модель, которую Вы имели в виду.


Для rloc
И ещё небольшое добавление. Если вернуться к синтезаторам Meret Optical Communications (MOC), на которые я раньше ссылался, то, чтобы получить мелкую сетку, они используют комбинацию примерно такого же синтезатора как у Synergy (только с «небольшой дробностью») с синтезатором типа DDS. Это уже довольно сложная структура, неизбежно возникают проблемы ЭМС, да ещё надо выбрать удачный кусок диапазона у DDS, чтобы спуров было поменьше. Вот цена и поднимается с $200 до $3,000-3,500, а перекрытие по частоте, вместе с тем, сокращается до 20%.
Наш синтезатор – однопетлевой, проблем ЭМС в принципе не должно быть. В этом я вижу его большое преимущество.

Любой синтезатор из серии MTS2500, шаг сетки - 1 Гц. С ценою возможно ошибаюсь, 200$ - это было за модель с шагом 0.5 МГц.

Опять не то, и, похоже, круг замыкается.
Это синтезаторы типа Frac-N-DSM или Frac-N-SDM (в зависимости как прочитать: delta-sigma или sigma-delta modulation). О них я писал в первых строках своих статей в MPD, которые мы теперь обсуждаем. Обратите внимание на график шумов для MTS2500. Там чётко вырисовывается полоса пропускания ФАПЧ. Это всего лишь 20-30 кГц. Не знаю, почему Вы привели в пример Synergy а не Hittite, у которых успехи в этом деле более значительны. Они добились полосы ФАПЧ на порядок большей. Это за счёт подъёма, тоже на порядок, опорной частоты. Но в итоге это не так уж и много. Отсюда и соответствующее быстродействие, которое, согласитесь, не очень высокое, и перспективы его дальнейшего повышения весьма сомнительны. Правда, Mark Cloutier, ведущий разработчик в Hittite, придумал как решить проблему, используя две таких одинаковых схемы, одна из которых формирует программно переключаемую опорную частоту для второй такой же схемы, с использованием таблицы, типа LUT, для хранения программы переключений. Хорошая идея, но это уже система, а не просто единственная микросхема. И вообще любая из этих микросхем или комбинация из них это ж ещё, строго говоря, не синтезатор как законченное устройство. Чтобы с полным правом можно было бы назвать его таковым надо ещё много чего установить на печатную плату, и какова в итоге окажется цена – это ещё вопрос.
А о замкнутом круге я сказал вот почему. Ведь теперь Вы можете возразить, что у меня дела с быстродействием не лучше. А я в ответ – так, ведь, нужен заказной чип. А Вы – надо сначала проверить идею на «рассыпухе». А я – нет возможности это сделать. А Вы мне ещё в пример какой-нибудь синтезатор, в котором будто бы все проблемы решены. И т.д. и т.п.
Но это не значит, что я против дальнейшего разговора. Отнюдь. Я рад возможности общаться на этом форуме, а то чувствуешь себя кустарём-одиночкой. Спасибо Вам за активное участие. Жду новых контраргументов.

Продолжу свой монолог о "топорности" решений на дискретных компонентах и "продвинутости" интегральных решений.
Кроме DDS этот сравнительный анализ можно перенести на PLL, в которых в подавляющем большинстве используют максимально интегрированные в чип синтезаторы. При беглом поверхностном анализе можно увидеть тенденцию ухудшения характеристик синтезатора с повышением степени интеграции. Самые слабые характеристики как правило имеют ФАПЧ со встроенным ГУНом, они имеют относительно низкую частоту сравнения, относительно высокий уровень фазовых шумов и спур. И напротив, самые крутые характеристики имеют решения на дискретных компонентах, таких как PFD, счётчики/делители частоты, СМШУ, ГУН. Такие синтезаторы имеют максимальную скорость перестройки, наименьшие для ФАПЧ шумы и спуры, наименьшую нелинейность мощности выходного сигнала при использовании следящей АРУ.
Популярность интегральных решений здесь прежде всего связана с тем, что в большинстве случаев разработчики ФАПЧ не преследуют цели достичь топовых характеристик, а использовать ФАПЧ с интегрированным ГУНом очень удобно. Вместе с тем гибкость и перспективность таких решений для достижения более высокого уровня весьма сомнительна: основная проблема именно в самом факте максимальной интеграции внутри чипа и минимальной изоляции между элементами синтезатора. В последнем критерии оценки явный выигрыш также у "топорного" решения на дискретных элементах, равно как и преимущество по частоте сравнения, полосе ФНЧ, и соответственно времени перестройки.
Опять интегральное решение отодвигается в коммерцию, а дискретное в науку и космос!

В общем-то, могу согласиться с Вами, но с небольшими замечаниями. Мне кажется, что есть всё-таки интегральные решения, от которых нет уже обратного пути к исполнению на дискретных элементах. Взять хотя бы ГУНы. Ну кто сейчас будет собирать это на транзисторе с катушкой индуктивности и пр., когда есть прекрасные VCOs от фирмы MiniCircuit? (Кстати, не понимаю и удивляюсь, как они могли достичь таких результатов, от которых я просто в восхищении). То же об опорных генераторах, например, от Crystek. Или вот ЦАПы. Как-то обсуждали с А.Ченакиным эту самую мою проблему с макетированием синтезатора, так он прислал мне картинку как выглядел один из первых DDS (прилагаю). Теперь весело смотреть на эту картинку, а ведь тогда это было всерьёз. Уж если для космоса, то это явно не годится, там важен и вес, и объём. А в общем, повторюсь, Вы правы. Все эти фирмы наверняка пришли к теперешним их образцам через макетирование (в своё время) на дискретных элементах.

Забыл приложить обещанную картинку старинного DDS.

Проблемы не очень близки, одно дело получить на выходе ЦАПа DDS уровень шума -120 dBc/Hz, а другое дело подать такой уровень шумового напряжения на вход Гуна и посмотреть шум на выходе (кажется в PDS от Vitaly_K это предлагается) . К примеру , берем картинку fig9 из даташита AD9912 и видим -100 dBc в полосе RBW 300 герц, SPAN=500K.
это соответствует -126 dBc/Hz но не фазовый шум (фазовый меньше , что понятно из других картинок). Это чисто шумовое напряжение то-ли выходного ЦАПа DDS, то-ли прибора.

Допустим что это ЦАП так шумит. Исходя из того что уровень на выходе 0 dBm и нагрузка 50 Ом 0.224 В делим на 2*10^6 раз (-126 dB ) и получаем 0.11 мкВ/√Hz.
Для октавного синтезатора в районе 1ГГц требуется Kvco порядка 200 МГц/В. Преобразованное напряжение шумов с выхода ЦАП в относительный фазовый шум можно посчитать: 20Log(Еш*Kvco/(√2*fотстр)) = 20Log(0.11e-6*200e6/(√2*10^4))= -56 dBc/√Hz (10^4 это к примеру частота отстройки от несущей 10 кГц)

Но, допустим прибор показал свои шумы на том графике, а не шум ЦАПа DDS. Предположим что ЦАП от Vitaly_K_&_AD будет шуметь 10nV/√Hz. Всё равно шумы на выходе VCO будут не лучше -76dBc/√Hz. Это ,вобщем, неприемлемый результат, имхо.

Формула для расчета шума к dBc/Hz из мкВ/√Hz взята из Манассевича , стр 46.

если неправ, поправьте.

Поправляю. Вы делаете расчёты для свободного ГУН, но он находится в петле ФАПЧ, и надо считать через коэффициент передачи петли. Тогда результаты будут совсем другими и не такими мрачными, как они у Вас получились.

При замкнутой петле шумы цапа просто будут делиться на квадрат Kpd (в полосе петли).
Но в целом фш будет выше чем у обычной PLL. Хотя в чипе все будет зависеть от технологии. Надо аналог-прибор просить на SiGe сразу делать.

а на границе петли ?


наверное не на квадрат , а на первую степень.

А что на границе? – там тоже никаких чудес не должно быть. Слева по АХЧ (ближе к несущей) – плоский участок, а справа – монотонное падение шумов опять таки в соответствии с АЧХ. Разумеется, это если параметры ФНЧ выбраны правильно, так, чтобы АЧХ не имела существенного выброса.



Да, делится на коэффициент передачи ФД. Но если только для одной боковой полосы, то надо ещё поделить на 2.

чтобы долго не спорить, смоделировал шумы 10nV/√Hz резистором R2=6.2k . Можете убедиться что я не сильно наврал. REF, VCO взяты идеальными, чтоб не мешались...
На левой картинке фазовых шумов выбрана полоса фильтра 10К , на которой подавления шумов петлей нету для отстройки 10 кГц. Зеленая линия шумов резистора полностью слилась с общими "Тотал" шумами.
На правой картинке полоса фильтра 100K , индекс модуляции линейно уменьшается с частотой , и на частоте 100K он на 20дБ меньше, что естественно.
Падение шумов резистора (или ЦАПА PDS) левее границы шумов с крутизной 20дБ/дек объясняется тем что петля давит с крутизной 40 , а преобразованные амплитудные шумы через индекс модуляции с уменьшением отстройки увеличиваются с крутизной 20.
Для борьбы с этим явлением нужно вроде как расширять полосу PLL (чтобы работало подавление шумов петлей) , но при заметном расширении испортятся шумы VCO, которые на больших отстройках обычно меньше шумов петли.

Не понял, в чём состоит предмет нашего спора? Вы не согласны с тем, что шумы с управляющего входа ГУН пересчитываются на его выход через крутизну ФД?
Также не понял и Ваше моделирование. Что такое, например, индекс модуляции линейно уменьшается с частотой (где он там уменьшается?), и на частоте 100K он на 20дБ меньше (относительно чего?). Или вот левее границы шумов (где эта граница?). И откуда взялись эти горбы, показанные красным цветом? В общем, это выше моего разумения. Нельзя ли как-нибудь попроще?

зто все к тому что шумы цапа будут пересчитываться на выход гуна по формуле (F(s)Kvco/s)/[1+KpdF(s)Kvco/s]*СС. F(s) - функция передачи фнч.
В полосе будет просто 1/Kpd², а на границе и вне полосы наверно будет что-то похожее тому, что нарисовал тау.
Но как я понял в этом синтезаторе для быстродействия полоса фапч выбирается в районе мгц поэтому пример с 10 кГц был не в тему.

нет, не согласен.
индекс модуляции при узкополосной ЧМ/ФМ ( а у нас амплитудные шумы превращаются в угловую модуляцию и фазовые шумы) равен ∆Fпик/fmod , причем ∆Fпик это размах девиации частоты на выходе из-за шума , которая при постоянной плотности шумового напряжения на входе VCO будет постоянна на выходе VCO в диапазоне всех разумных отстроек от несущей (например 1кГц...1 МГц) , но модулирующая частота растет при увеличении отстройки ( что эквивалентно увеличению fmod ) , то и получается что индекс модуляции падает вместе с частотой модуляции ( или , что то-же самое в нашем случае, с увеличением частоты отстройки от несущей). Именно индекс модуляции определяет отношение спектральной плотности мощности "боковой" компоненты шума к мощности основного несущего колебания.

Извиняюсь за корявость фразы , имелось ввиду "левее частотной границы фильтра PLL" т.е. в сторону уменьшения частоты отстройки.

Программа AdiSimPLL нарисовала фазовые шумы гипотетического синтезатора с идеальной опорой , идеальным нешумящим VCO с крутизной 200МГц/В ( для октавника в районе 1ГГЦ надо еще круче , если размах напряжения с выхода фазового детектора будет менее 5 вольт - имхо это для Вас важно). Эти шумы были посчитаны ранее в сообщении 66 чисто по формуле, но моделирование подтвердило их уровень в области границы фильтра PLL. На эти шумы не оказывает влияние ни делитель частоты в обратной связи, ни значение частоты сравнения ФД, только крутизна Kvco , спектральная плотность напряжения в мкВ/√Hz на входе VCO, и выбранная граница фильтра PLL.

Вы правильно записали коэффициент передачи ФАПЧ, если не считать *СС. Не понимаю, что это такое. Не из-за него ли в итоге появляется квадрат у Kpd? По-моему квадрата не должно быть.

cc это комплексно сопряженное число. Шумы берутся по мощности, поэтому и от коэффициента передачи надо брать модуль и возводить в квадрант или домножить на комплексно сопряженное. Вобще в любом синтезаторе в котором стоит гун с большим Kvco может быть повышенный фш за пределами петли из-за шумов чфд, операционников и т. д. в том числе и цапа. Про это уже кажется тут писал DrDrew, khach...

Ну что ж, похоже, каждый из нас останется при своём мнении. Вы объясняете мне, как амплитудные шумы превращаются в угловую модуляцию? - так я в курсе. И исхожу из коэффициента передачи замкнутой петли ФАПЧ, где всё учтено. Если параметры ФНЧ выбраны правильно, так что обеспечивается достаточный запас устойчивости по усилению и фазе, то выброса на краю полосы пропускания не будет, или же он будет допустимым, т.е. незначительным. И это мы видим на графиках шумов от разных фирм. В синтезаторе PDS, в принципе, - та же петля ФАПЧ, и для неё писаны те же законы. Так о чём мы спорим?

Vitaly_K, Вы правы насчет того, что ЦАП в PDS и выход обычного ФД будут эквивалентны по передаточной характеристике.

Мне во всех постах оппонентов Vitaly_K (сам я не оппонент, а доброжелатель) больше всего понравилось сомнение rlocа в невозможности реализации желанных характеристик на макете, поэтому и включился в тему. Вы зря, Виталий, привели пример древнего "рассыпушечного" DDS, который ещё сам Манасевич воспел в своих трудах.
Вы же не ставили вместо Actel несколько сот корпусов стандартной логики, так и не стОит лукавить, тем более это никому ненужно. Я понял, что в макет Вы вложили всё, что могли. Сочувствую смерти Вашего сподвижника...
...Но Вы теперь можете сфокусировать свои мысли на причине провала, а не отмахиваться от оппонентов всеми способами. Ваши доводы звучат очень сомнительно, а доводы оппонентов и полезные советы (а они есть), особенно rlocа - весьма убедительны. Причём, чтобы проверить его полезный совет Вам не нужен математик, достаточно лишь перетрассировать печатную плату, если я правильно понял.

Дорогой YIG, спасибо за доброжелательность. Пример «древнего» DDS я привёл лишь как иллюстрацию, что, возможно, многие начинали с макетирования на дискретных элементах, прежде чем идея воплощалась в твёрдое тело. Возможно, и Actel не исключение. К тому же, мне казалось, что кое-кому интересен будет экскурс к истокам «синтезаторостроения».
Не помню, чтобы я отмахивался от доводов и советов оппонентов. Когда возражаю, то как-никак, но аргументирую. Пожалуйста, поясните, какие именно мои «доводы звучат очень сомнительно». Если конкретно об идее rloc-а, то я вначале её не понял, а когда понял и одобрил, то подробно объяснил причину, почему не могу её опробовать. Легко сказать «достаточно перетрассировать печатную плату». Именно об этом я и ответил rloc-у. Если всё же это выглядит как пренебрежение советами, то приношу извинения, видимо, стиль моих ответов провоцирует такое мнение. Постараюсь учесть это в дальнейшем. С благодарностью приму и советы, и критику.

И ещё. Хоть Вы и не считаете себя моим оппонентом, а только доброжелателем, но даже от самых активных моих оппонентов не слышал такой суровой оценки моей работы как провальной. По-моему уже и то хорошо, что показана работоспособность идеи. А то многие специалисты, в том числе и в ADI, не понимают, как это может работать. Дословно: Some of the designers, I have shown it, have trouble comprehending how it works. It would be good to see an implementation in silicon. Do you have RTL/verilog code for the digital section? If so, would you agree to letting us use the code for a test chip? Оппонирование это, конечно, хорошо, но хотелось бы услышать о реальной помощи.

Прошу извинить меня за столь резкое высказывание, впредь постараюсь подбирать более подходящие слова.
Что я имел в виду под такой оценкой:
1. В своей статье вы пишите:

Но макетирование пока этого не подтверждает, характеристики синтезатора пока достаточно скромные, надеюсь, что пока.
2. Вы провели математическое моделирование, которое подтверждает цитату из п.1 и дарит надежду на улучшение шумов.
Но макетирование показывает, что ГУН, управляемый по Вашему методу, скорее ближе к режиму free running (open loop) (для непосвещённых: прошу не путать с модным экстремальным видом спорта ), чем к режиму захвата петлёй (closed loop).

Несомненно, работоспособность метода вселяет оптимизм. Я даже больше скажу: уже в том виде, как есть, он вполне успешно применим для быстрого управления узкополосными ГУНами с высоким разрешением по частоте. Кстати, для меня это сейчас очень актуально, мне бы только время найти, чтобы попробовать реализовать Ваш метод для такой задачи. При этом ни математик, ни программист мне не нужны, я сам себе и швец, и жнец, как здесь уже выражались. Но вот с рабочим временем туго, достаточно сказать, что посты пишу, в основном, по утрам и вечерам.

Но ведь Вы же не собираетесь останавливаться на достигнутых характеристиках? Вопрос лишь в том, каким путём можно улучшить фазовый шум. Вы рассчитываете на интегральное решение. А что, если оно не даст результата?
Вы же сами пишите, что некоторые специалисты из ADI не понимают Вашего метода, как тогда рассчитывать на полный успех при интегральной реализации. Да и на форуме почти все, в т.ч. и Александр Ченакин, в один голос говорят о том, что надо попробовать добиться результата на макете. Я понял, что у Вас как раз сложность именно в математике и цифре (у меня как раз - наоборот), но уйти от дальнейшего макетирования сразу в чип может и не получиться.

Я бы с удовольствием предложил свою помощь, да боюсь, что по уровню пока не подхожу для такой работы. Мне пока по силам лишь прикладные задачи синтеза, и то далеко не все. Поэтому ещё раз прошу извинения и желаю удачи!

Что ж ещё я могу сказать? Разве что повторить, что признаю свою ошибку? Увлеклись мы в стремлении поскорее сделать нечто реальное для рынка, а в итоге потеряли годы. Не было тогда Александра Ченакина, который бы нас вразумил, что всё равно никто ничего у нас покупать не будет, если даже вещь и окажется стОящей того, и что надо сосредоточиться на достижении в макете максимума возможностей идеи. Не было и этого форума с дельными предложениями как этого можно было бы достичь. А теперь слишком поздно начинать всё сначала. Причины к тому я уже объяснял. Если с ADI ничего не получится, значит тогда и будет поставлена точка. Ещё раз благодарю участников форума за внимание к данной теме, за высказанные советы, замечания и пожелания.

Виталий, это уже посыпание головы пеплом. Я думаю, Вы сделали больше, чем могли (знаю ту не к ночи упомянутую ситуацию). Можно было лучше? Может быть. А может и нет. Если через ADI не пойдёт, то это ещё далеко не ”точка.” Есть ещё университеты с их грантами на R&D (зачастую бредовыми и бессмысленными) и огромными скидками на foundry service. Я, правда, с этой системой не сильно знаком, но и там пробовать можно. Мои комментарии Вы хорошо знаете – довольно приземлённые – пойдёт в серию или нет. Добавлю ещё один – а не является ли расщепление фазы по сути банальным умножением частоты, причём не самым лучшим (с точки зрения шумов) цифровым образом? Обговорим позже, сейчас я на две недели выпадаю – на Asia-Pacific Microwave Conf. и посещение заказчиков в близлежащих окрестностях. Но Вы не пропадайте, в том числе и здесь на форуме. На самом деле, он и живёт благодаря энтузиастам - таким как Вы - которые болеют душой за своё дело. А уж прав кто или нет в каком вопросе... Так кто ж его знает, да и главное ли это. В общем, будем следить за развитием событий и новыми интересными идеями.

Спасибо, Александр, не даёте костру загаснуть, подбросили в него ещё дровишек. Давно жду этого вопроса, и Вы первый, его задавший. Сам этим мучаюсь. Чтобы что-то чётко доказать или опровергнуть, нужен хороший математик, да ещё и с ясным представлением о процессах в системе. А я больше полагаюсь на интуицию. В качестве доказательства, что умножения нет, я привёл аналогию с моделью ФД на кольцевом регистре (см. статью в MPD, прилагаю). Но, возможно, и скорее всего, этого мало для ответа на поставленный вопрос. Был бы рад услышать от участников форума - кто что думает по этому поводу.

Добавляю перевод на русский.

Провел небольшую симуляцию по структурной схеме из поста N 9

подаваемые частоты 2 и 2.5 Мгц ( но использована логика с временем распространения 1 nS )

Для сравнения-верхняя осциллограмка показывает коэффициент передачи одиночного RS триггера . Это в точности соответсвует ожидаемому от нее коэффициенту Vпит/2pi
при разносе частот на 20 кГц поворот фазы на 2pi происходит через 50мкс во временной области.
Средняя осциллограмма показывает коэффициент передачи фазового детектора на 16 RS триггерах с фазовым расщеплением по предложенному Vitaly_K способу при R=5 и С=4. Разнос частот на входах расщепителя фазы =50 кГц и можно было бы ожидать 20 мкс интервала во временной области для периоад работы ФД.
Но как видно на осциллограмме этот период равен 80 мкс, что эквивалентно снижению крутизны фазового детектора при расчетах с частотой сравнения равными поданным fr и fc.

Чтобы не сомневаться что расщепитель симулирован верно, нижняя осциллограмма демонстрирует работу в точности приведенную в сообщении N 9, только она получилась "зеркальной" во временной области.
Зеркальность связана с тем, что RS триггеры устанавливаются входом S , а сбрасываются входом R ( у Vitaly_K почему-то наоборот на том рисунке 9-го поста )

Спасибо, что откликнулись, Вы первый!
Мне пока трудно понять методику Вашего моделирования, буду разбираться и, надеюсь, со временем дело прояснится. А сейчас скажу только, что главное, как мне кажется, я понял. Вы показали, что коэффициент передачи ФД уменьшился, снизилась крутизна его статической характеристики. Да, это так, не возражаю. Крутизна уменьшилась в q/R раз, где q – ёмкость аккумулятора, а R – числовое значение кода на его входе. В приведенном примере q/R=16/5.
Остаётся сделать вывод: значит ли это, что в петле ФАПЧ «незримо» присутствует делитель частоты с коэффициентом 16/5?
Зеркальность картинки роли не играет, это важно лишь при выборе полярности обратной связи в петле, чтобы в итоге она оказалась отрицательной. Входы на триггерах можно поменять местами.

нет , делителя нету, т.к. детектор способен быстро реагировать на изменение разности фаз, а вот из-за того что только 4 (или5) триггеров переключаются одновременно по фронту опоры (или VCO) из 16-ти, это уменьшает выход сигнала ошибки ФД по амплитуде (мощности) по отношению к максимальному размаху, равному U питания или по отношению например к тепловым шумам.
Итого возрастание шума по сравнению с одиночным RS триггером равно 20LOG(q/R) (или м.б. (q/С) ??) . Хотя столько же было бы, если принять что эквивалентная частота сравнения уменьшилась, но при неизменной плотности мощности шума ФД.

У меня создалось такое впечатление, что Вы имеете мощный инструмент для моделирования подобных процессов и прекрасно им владеете. Не возьмёте ли Вы на себя труд промоделировать обсуждаемый пример, чтобы получить точные соотношения?
Кстати, в предыдущих картинках, полученных на Вашей модели, надо было бы, как мне кажется, уменьшить разность частот, чтобы не так сильно сглаживались «пилы» на выходе ФД. Тогда бы чётче проявились особенности сравниваемых вариантов. И ещё: откуда этот ярко-красный фон и почему он на верхней картинке как бы сплошной, а на той, которая пониже, – вроде шумовой «накладки»? Спасибо.

Уменьшил разность частот. Новые картинки во вложении тут. Разность частот 10кгц, вернее , с учетом 4/5 отношения частот, одна частота 2000кГц , другая 2510 кГц.
Желтые линии - это выход ФД после простенького RC фильтра с постоянной времени 3 мкс , чтобы немного загладить выход цапа.


сплошной красный фон на предыдущей картинке - это выход одиночного RS триггера (размах 5 вольт из двух значений 0 и 5), поэтому он больше напоминает прямоугольные импульсы с широтной модуляцией, постоянной амплитуды. Но вследствие "сжатости" по оси времени, почти все переходы выхода RS триггера слились в сплошной красноватый фон.
"шумовая накладка" предыдущей картинки - это уже выход ЦАПа на 16 одинаковых резисторах после RS триггеров .
На увеличенной картинке в этом сообщении (см. rar архив) можете детальнее разглядеть - кривульки наподобие тех, что у Вас в рисунке из 9 поста. Единственное отличие - в некоторых местах видны всплески очень короткой длительности (порядка 10ns) , отсутствующие на "идеальной" картинке у Вас - связаны они с проявлением длительности импульсов на входах RS триггеров , которые я сделал равными 10 ns. Т.е. длительности иголочек "сброса- установки" примерно 2% от периода частоты сравнения. Вряд ли на гигагерцах эти 2% смогут быть достигнуты, поэтому я их особо и не уменьшал, хотя это возможно.



то что я привел в этом сообщении (вложение) Вам подходит ? Или Вы хотели что-то другое?

Сделал. Дополнительно еще понизил частоты, чтобы детальнее было видно что там на восходящей ветви ФД делается. Там откровенная немонотонность передаточной характеристики ФД , которая может сыграть злую шутку. Фапч может "захватить" участок спадающей коротенькой пилы на восходящем участке. Если повезет - будет как обычно, но если захват произойдет на границе такого участка, то может произойти усиление шумов.
Причина возникновения таких участков не совсем очевидна, но, вероятнее всего, является особенностью работы PDS. Хотя не исключаю и глюков симулятора (вероятность 1%) или некорректно составленной модели фазорасщепителя (3%) . Вот приплывет другой более совершенный симулятор, для проверки проверю на нём, отпишусь, если будет время.

Насчет точной картинки для одиночного RS триггера - там все слишком очевидно и соответствует теории K=Vпит/2pi, а 2pi поворот осуществляется за период разностной частоты. Но картинка приложена, правда постоянную времени фильтра пришлось увеличить до 10 мкс, чтобы уменьшить размах пульсаций на частоте сравнения ФД (по желтой линии) (выход фильтра).

Ещё интересно было бы посмотреть аналогичные картинки, но когда нет дробности в PDS, например, когда R=C=4. Картинку для единственного триггера оставить для сравнения. Естественно, частоты и разницу между ними выбрать одними и теми же для обоих случаев. Можете сделать?

Спасибо. Однако не могу понять, почему амплитуда в случае PDS в 2 раза (или около того) меньше?
Извините, не обратил внимания на масштабную сетку.

Что-то не вижу откликов на вопрос Александра Ченакина: «а не является ли расщепление фазы по сути банальным умножением частоты, причём не самым лучшим (с точки зрения шумов) цифровым образом?».
Попробую стимулировать обсуждение, высказав своё мнение.
Крутизна фазовой характеристики уменьшается (это хорошо показал tay), т.е. уменьшается усиление в петле. Но много ли проку в большом усилении? В синтезаторах на основе ФАПЧ оно всегда избыточно (с точки зрения устойчивости системы) и потому его приходится уменьшать с помощью пропорционально-интегрирующего фильтра. В PDS синтезаторе без такого фильтра тоже не обойтись, просто он оказывается более лёгким. А главное в том, что в PDS синтезаторе сравнение фаз происходит на исходных частотах - опорной и сигнальной. Каждый опорный импульс работает, корректируя временнОе положение каждого сигнального импульса. Поэтому осмеливаюсь утверждать, что система действует так, как если бы деление частоты в петле отсутствовало.
Жду возражений, если они имеются.

что увеличение (введение ) делителя с выхода в N раз , что уменьшение Kpd во столько же , и то и другое дадут одинаковое
увеличение шума на выходе синтезатора на 20Log ( в полосе фильтра) (оговорка - при одинаковой плотности шума ФД)
Не будете спорить что уменьшение N за счет делителя в простых синтезаторах позволяет уменьшить шумы в полосе ?
Точно также и с крутизной детектора - она лишней не бывает.

Деления нет , а шум больше .
Кроме того, коэффициент передачи для PDS надо по хорошему привязывать к r/q и c/q , а это означает еще и подстраиваемый коэффициент передачи ФД , который будет зависеть от выходной частоты. Что есть нехорошо для октавного синтезатора, ибо потребуется компенсировать это дело через параметры (фильтра? ). А можно и не компенсировать , если крутизна VCO будет "загибаться" как q/c (q/r)