Еще можно воспользоваться Find Similar Object.
Изучайте хелп, пробуйте и все получится.

А можно -ли заставить альтиум вычислять правило зазора в зависимости от установленного параметра цепи, То есть, допустим я развожу ПП силового преобразователя, там куча цепей для которых в зависимоти от номинального потенциала необходимо тметь такой, или такой зазор по отношению к остальным цепям. Я как вижу решение задачи - необходимо в схематике неким образом присваивать каждой цепи параметр ее номинального потенциала (тип float), далее необходимо написать такое правило, которое берет эту величину и по формуле вычисляет зазаор для всех опроводников.
Это возможно? Если есть другое решение этой задачи - подскажите.

Я долго не думал и создал класс цепей, у которых довольно большой потенциал. Ну а при разводке платы создал правило, по которому для цепей этого класса выдерживать больший зазор.
Класс цепей можно создать только в редакторе плат, но в последних версиях появилась возможность создать на схеме директиву, которая создаЁт класс цепей при "update"'е платы. "Place" -> "Directives" -> "Net class".

Обьясните почему правило неправильно работает

Clearence_KeepOut_to_Holl ->
1)OnLayer('Keep-Out Layer')
2)HoleSize
Any Net; Minimum Clearance = 0.3mm

Вроде должно мерить отступ от кипаута до сверловки, а оно мериит до ободка виаса или пада!
Правило не сам придумал а в статье Прановича взял! (pranovich11.pdf)

По моему правило работает правильно. Вы задаЁте ограничение на расстояние между объектом на слое "Keep-Out Layer" и контактной площадкой (или переходным отверстием). Поэтому AD и измеряет от края одного объекта до края другого.
Кстати, запрос "HoleSize" требует указания диапазона отверстий. А насчЁт ссылки на статью - может быть очепятка.

Может. Указывайте номер журнала и страницу. И писатель, а не читатель.
Искать еще и где где написано--- только время терять

Для меня это ничего не говорит, так как у меня все не так хранится

Извините за скудную информацию об источнике
Технологии в электронной промышленности, № 6’2008 стр.19 в самом конце (10.Зазор от края отверстия до края ПП)

Описка. Я рисовал это для иных целей и не проверил. Это раздел электрикал. Работает так как вы и описали

Тоесть создать правило "Зазор от края отверстия до края ПП" никак не получится? Плясать надо только от падов и поясков виасов?

Раздел Electrical считает только от меди.
А в целом, если металлизированное то до Hole дольше чем до Diameter.
Если условно металлизированное (Hole>Diameter) то работает.
В статье как раз такое было на момент написания правила

Несовсем понимаю что значит условно метализированое. Всегда задаю виа 0.5/0.25/0.5/0.25 top/mid/bot/hole

Попробовал ещё это правило (из той же статьи)
Зазор от отверстия до металла в слоях МПП (≥0,35 мм):
–раздел правил Electrical/Clearance;
–имя правила— Clearance_All_to_Hole;
–первое условие— All;
–второе условие— HoleSize;
–параметры: Different Net Only;
Minimum Clearance = 14 mil.

Действует на весь виас! А хотелось бы для hol один отступ, а для площадки другой.
Раньше делал такое через via diametr - работает! но как-то оно некрасиво...

условно метализированое.
Когда размер диаметра сверления больше ободка


HoleSize Field

Description

Returns all Pad and Via objects having a Hole Size property that complies with the Query.

Note: The HoleSize property is only defined for Pad and Via objects.

Syntax

HoleSize : Number

Второе условие возвращает не Hole, а PAD и VIA

та же проблема. на внутренних слоях зазоры больше чем на внешних. DRC ругается что медь близко в виа даже если площадки на данном слое нет. задание правила между Hole и OnMid or IsVia помогло частично. тоесть оно чрезмерно. как всетаки объяснить программе что можно подойти к виа ближе?

Оно то так,но отверстия делаются с большим люфтом чем слои. Соответственно от сверловки до меди-- зазор больше, и он у всех такой же, как если б был поясок.
Найдите мне производителя, кто обеспечивает лучше-- буду всегда ссылаться на него

Может кто подскажет как грамотно правило написать чтоб до отверстия (сверловки) отступ был 0.250мм например, а для ободка действовало обьщее правило на отступ типа 0.150мм

включил 3D представление платы и в представлении выбрал Color By Layer, тоесть все слои метализации висят теперь какбы в воздухе.
присмотрелся - у виа даже на слоях где нет подключений есть ободки. в герберах в этих местах пусто, а здесь есть. и как в этом случае быть с правилами? от чего считается зазор по меди?

Board Shape сделан?

Для Color by Layer сама плата не рисуется, а только топология.

вот так это выглядит. видны ободки виа на не подключенных к ней слоях

А вы смотрите на переходные не снаружи, а из середины Hole

Здравствуйте.
Подскажите пожалуйста, как присваивать правила по имени элемента ?
Конкретно, на плате у меня две "заливки" (Polygon plane) и нужно, чтобы одна из них делала бОльшие отступы(clearance), чем вторая.
Получается лишь присваивать правила ко всем "заливкам", а нужно только к одной.

В одном образце есть такая строка: InNamedPolygon('GND_L1')
Но в списке правил нет такой опции.

Я с правилами делаю так:
выделяю по FindSimilar, то что мне нужно, затем получившуюся строку забиваю в рулезы.
Здесь я выделил полигон и сделал Find Similar, там выбрал
Poly - Same
Name - Same
Он мне выдал строку (ObjectKind = 'Poly') And (Name = 'GND_L1')
Ее забиваем в правила Clearance

peshkoff,
Получается выделять объекты через Find Similar, спасибо... Но вот где там "выдается строка" ?

Кстати, есть похожая задача: понавтыкал тучу переходных отверстий (для уменьшения паразитной емкости между двумя слоями) и надо им всем присвоить Net-земля. Как это делается, ведь если просто выделить все via's и нажать правой кнопкой, то манипулировать можно только одним объектом (via)?

не надо правой. Жмите F11 и правьте для всех выделенных

Ооо, это просто спасение, очень удобно !
Человеческое спасибо.

Отобразить панель инструментов PCB Filter

Выбираем имя и ставим галочку создать уравнение Create Expression

Выражение появится на панели инструментов Filter
И на панели PCB Filter

peshkoff,
Спасибо, всё работает так, как вы показали. Очень помогло.

Хорошо, я тоже пока так делаю, но не всегда корректно это получается. Например в случае полумоста:
среднюю точку транзисторов определяю как высоковольтную, ставлю правило, мол от нее до всех зазор 1мм, и вот не задача-то защитный резистор затвор- исток верхнего ключа SMD, засстояние между контактами у него менее 1 мм - светиться начинает, не фатально, внимание просто на него не обращаю, но как-то неприятно. Вроде подразумевается богатые возможности написания правил, наворотили всякого, а по итогу приходится самому такие моменты отслеживать. Я понимаю, что АД разрабатывался для FPGA разработчиков, но зачем силовую электронику так обижать.

MihailS, можно создать правило для этого участка. ROOM, например.
Для BGA такие правила создаются.

Укажите в правиле ссылку на этот резистор, м для него отдельные правила.
Пишутся легко. То что их много-- что ж поделать. блоках питания много зазоров, что надо следить.

Как указать зазор между дифф парами не указывая конкретно имен?
Например нужно, чтобы между всеми диффпарами было 50mil

Что бы Via подключались к полигону на прямую, а Pad'ы соответственно через термобарьер. Для цепи GND.
Как правильно создать такое правило?

Попробуйте так:

Нажмите для просмотра прикрепленного файла

Получается вот такой результат, при прописки правил.
АД10 platform 10.577.22514

Дык оставь только IsVia. У тебя же нет класса площадок DC.
Я просто привел пример из прокта и там были КП с прямым подключением.

Как я понял у вас есть несколько классов цепей (например "sign1", "sign2" и "sign3") и вы хотите получить зазор для цепей внутри класса 0.2мм и зазор 1мм для всего остального...
Для цепей внутри класса:
Нажмите для просмотра прикрепленного файла
(и так для каждого класса)
И основное правило All to All = 1мм

Как прописать правило для обтекания полигоном solidregion принадлежащих одной цепи?
Пытался в разделе Clearance создать правило со следующими параметрами
InPoly
IsRegion
same net
полигон продолжает заливать регион..

В свойствах полигона у вас выбрано "pour over same net object", нужно выбрать "Do not pour".
Пишу по памяти, могу немного неточно написать фразу, но смысл такой.

Спасибо! Все получилось, но кажется не слишком удобным соединять solidregion (которые удобно редактируются) и общую заливку( с параметром Pour Over Same Net Polygons Only) еще одним полигоном (с параметром Pour Over All Same Net Objects)..
А это бывает нужно для трассировки земли в высокочастотных ИИП, и организации разводки звездой.

Для этого используется разделение земляных цепей и объединение их с помощью компонента NetTie.
т.е. физически земли остаются связанными, но только в одной точке.
При этом разводятся они отдельно и можно отследить, чтобы они не пересекались

Вы ничего не путаете? Solid Region ничего не обтекает. Он тупо накладывается поверх всего и в случае наложения на посторонние цепи метится зеленым. Обтекает или не обтекает цепи Polygon Pour. В настройке его свойств есть и обтекание посторонних цепей и своих родных, если нужно.

При заливке полигона на печатке, в слое Keep-Out Layer делаю зону запрета заливки полигона.
Как создать правило, что бы зазор между полигоном и Keep-Out Layer был нулевым.
У меня получается 0,3мм.

1: All
2: OnLayer('Keep-Out Layer')
3: Minimum Clearance=0.0001

Подскажите, как более правильно реализовать правило для параметра S (см.рисунок). Сейчас сделал зазор между переходным отверстием и дорожкой с учетом вскрытия маски. Если же изменить параметры вскрытия маски, то и это правило надо менять, а ведь можно забыть, тогда ай-я-я-й будет.

К сожалению, на этом компьютере у меня не установлен альтиум дизайнер, и сам проверить не могу, но попробуйте создать правило зазора между дорожкой (тогда надо будет внести сюда ещё и полигоны и др. металлические объекты, закрытые маской) и объектом на слоях SolderMaskTop и SolderMaskBottom.

Не спасет
Правила cleorance определены для проводящего рисунка. Маска к ним не относится

Зазор до PAD с учетом величины вскрытия маски.

Это сработает если вскрытие одинаково для всего проекта.
Но ведь вскрытие и индивидуально можно задать. И это часто бывает. А иногда и вообще зоны вскрытия в ручную задают, не привязано к PAD. А тут уже это не прокатит

Кто подскажет как реализовать такие правила:

1. Если via и pad относятся к одной цепи то зазор между ними 0.2мм, а если к разным то 0.3мм (то есть, возможно ли использовать переменные и что-то вроде того).

2. Правило на clearance между начальными отрезками проводников отходящих от определенной микросхемы отличаются от всего остально проекта (см. рис. сделать чтобы на эти отрезки действовало правило 0.2мм как на площадки микросхемы, а не 0.3 как на все остальные цепи платы).


3. Выровнить длины проводников начиная с определенной точки ( см. рис. длины от точки 2 до A+, B+ и С+ равны между собой, а длины от точки 1 до A-, B- и С- тоже равны между собой. Есть ли в Altium понятие виртуальная точка или чтото похожее?).

2. Можно попробовать наложить сверху микросхемы Room, дать ему имя например "Room1" и сделать такое правило (рис):

тогда дорожки с длинной меньше чем указано в правиле и расположенные в этом самом Room1 ,будут подчиняться созданному правилу.
Ставить его нужно, в приоритетах, выше чем основной зазор.

---
мне не очень такой вариант ,если найдется что-то буду оч. рад