А как разделить то ? не дает мне система гербера сформировать..типа проводники не разведены до конца.. экспорт не получится.. тупик какой то.. Или выход только один это удалить в схеме проводники и сгенерить новый нет лист!??

Если не ошибаюсь, netlist это по сути текстовый файл в котором просто явным образом прописано что с чем соединяется(каждый пин, дорога, полигон) но в нем копаться проблематично. Посмотрите возможности на подобии "Исключить из Netlist" где то это должно быть.... Исключаете связи которые вам мешают для разделения плат. Должно сработать.

Программе без разницы,есть ли у вас неразведенные цепи.
Прогоните через DB Doctor.
Попробовал у себя. Создал два контура платы. раскидал элементы, не провел ни однй дорожки. Сгенерировал art. Единственный Warning - отсутствие контура Photoploy Outline. Но я его никогда не отрисовываю,всегда использую Board Outline.

Здравствуйте.
Помогите мне разобраться, пожалуйста.

Хочу подстроить под себя сетку в Allegro 16.6.S059.
Суть примерно вот в чем:
1. Рабочее поле в Allegro хочу разметить к примеру с шагом сетки 1 мм. Причем чтобы эта сетка не как не была связана с трассировкой, полигонами и расстановкой компонентов. Т.е. она просто должна быть для удобства восприятия размеров на плате (допустим в layout это была Visible grid).
2. Эта сетка не должна быть масштабируемой, т.е. при приближении/отдалении сетка не изменялась.
3. Сетки типо Etch не должно быть видно, НО трассировкать при этом я хочу именно по сетке Etch. Она будет с шагом меньше чем 1 мм (в layout это были routing, place, detail grid).

Скажите, возможно ли так сделать и как именно.
Спасибо.

Здравствуйте.

Вопрос экспертам CADENCE по экспорту-импорту между ECAD-MCAD системам, конкретно интерфейс IDX.

Вопрос в следующем: имеется внешняя база данных, из нее берется компонент с соответствующими атрибутами и собирается схема в Capture или Designer HDL, затем передается в Allegro, где успешно проводится трассировка печати с последующей передачей через IDX конструкторам-железячникам для включения в сборку изделия, при этом свойства и атрибуты передаются как и требуется на каждом этапе - этот вопрос отлажен на более ранних версиях Cadence OrCAD/Allego. И тут возникла проблема передачи 3D моделей из базы, поскольку при трансляции IDX происходит привязка-ассоциация PCB footprint(jedec type т.е. "имя файла посадочного места. psm") к ECAD_NAME ("имя файла 3D модели.prt"), что меня категорически не устраивает, поскольку соответствие посадочного места и модели у меня бывает разным, что и учитывается во внешней базе ЭРИ. Собственно это и есть вопрос! Как можно не переписывая скрипты, настройки и формы подменить в IDX формате PCB footprint на другой атрибут? Если есть? то какой?(поправлю на него в базе - т.к. он должен быть уникальным). Или будет лучшим вариантом заточить под себя все скриптами (тогда где можно по ним достать инфу именно по переменным и процедурам CADENCa?).
Заранее спасибо.

Здравствуйте.
Не подскажите можно ли в нетлисте указать свойство компонента, в котором будет описан его тип.
И если можно, то как это сделать.
Для чего это нужно.
Есть много компонентов с одинаковым корпусом, но различного типа и что бы не делать огромное количество TXT файлов для свази с DRA файлами хочу указывать тип компонента как свойство в нетлисте.

Спасибо.

Здравствуйте.
Создаю многосекционный компонент через New Part From Spreadsheet из своей таблицы. Все копируется, кроме столбца Section, что делать?

перед вставкой переключить тип нумерации секций. с буквенного на численный.

Добрый день!

У меня вопрос по границам платы, имеющей вырезы. На каком слое для производителя нужно прорисовать вырезы, что бы это было для него обязательным к исполнению?

Заранее спасибо.

Весь контур платы определяется на слое BOARD GEOMETRY / OUTLINE. Там все и рисуйте.
Дополнительно на эти вырезы нужно будет наложить кипауты, для меди и для размещения. Тогда софт не позволит ставить там компоненты и вырежет медь в полигонах если таковые будут залиты на всю плату.

У Крэйга написано, что границы ПП платы, которые имеются на слое BOARD GEOMETRY/OUTLINE, для производителя недоступны, пока они не будут прорисованы на слое Manufacturing/Photoplot_Outline.
Далее он пишет о необходимости нарисовать прямоугольник Add/Rectangle поверх границ ПП.

Но если рисовать прямоугольник через Add/Rectangle, то и получим прямоугольник без всяких вырезов. Как в этом случае производитель будет делать вырезы, вообще как он про вырезы узнает? Наверняка это должно быть автоматизировано, а информация браться с какого-то слоя и этот слой по Крэйгу Manufacturing/Photoplot_Outline. Хотя может сейчас всё по другому?

Странно, Uree, советуете.
Разве не стоит соблюдать правило, что в Outline только замкнутый контур платы, а, например, в NCRoute_Path любые вырезы. Когда отдаю на производство, прикладываю гербер из NCRoute_Path с пометкой, что в этом слое указаны внешние границы вырезов.
Правда, это касается только вырезов без металлизации.
А для вывода границы платы просто дублирую Outline в Photoplot_Outline.

+1. Нормально советует. Зачем еще NCRoute_Path? Нет, я понимаю, что этому есть логическое обоснование, которое Вы и привели, но цель какая? Просто так, чтобы лежало в разных герберах? Ну и что этим достигается? Вообще, эдак можно дойти до того, что каждый тип падстека с своём гебрере хранить. Китайцы сами спокойно вырежут как надо на основании outline, и фрезы подберут и path им нарисуют. Зачем себе жизнь усложнять? Кроме того, если моделируете в 3D, то сразу получаете нормальный контур со всеми вырезами. И обратно Вам могут механики эти вырезы подправить (через IDF/IDX).

А что странного я советую? Всего лишь рисовать контур в слое, в котором его рисовать и предполагается. Будут в нем вырезы или нет - софту все равно, хоть новогоднюю елку в нем нарисуйте. Вопрос в том, что будет выведено в гербера.
А зачем копируете Outline в Photoplot_Outline? Просто чтобы было?
Outline - слой для определения контура платы, с вырезами или без зависит от конструктора. Замкнутый контур платы на этом слое не обязателен, он вообще на самом деле информационный. Где нужен этот контур, так это на слоях Route Keepin и Package Keepin. Именно по этим контурам определяется расстановка компонентов и их "вылезание" за контур платы(хотя они могут находится и не на краю этой платы физически, просто кипин так нарисован), по Rte KI "отсекается" лишняя медь, если попробовать нарисовать шейп, который вылезет за его пределы и т.д. Но не сам Outline это определяет. У меня на Photoplot_Outline еще ни в одном проекте ничего не было, что ни разу не помешало их изготовлению.
Другое дело, что определение контура платы операцией для этого предназначенной, автоматом генерит и контурА кипинов на соответствующих слоях с заданными отступами. Правда потом все равно часто приходится их редактировать.
NCRoute_Path - это не просто вырезы, это слой, линии из которого генерят путь фрезы в выходном ROUT/MILL файле. Можно делать вырезы, можно делать пропилы - все, что вырезается не круглой формы. Есть только один момент - далеко не всегда мы знаем как производству удобней реализовать вырез в плате. Поэтому на простых фигурах да, есть смысл использовать, но как только начинается что-то сложнее, проще нарисовать контуры выреза, а производство само подберет фрезу и нарисует ее маршрут, чтобы им это было выгодно/удобно.

Хотелось бы подвести итог.
Нужны боковые и угловые вырезы на прямоугольной плате. Логично прорисовать на BOARD_GEOMETRY/OUTLINE и эта информация будет храниться в файле проекта *.brd. Но производитель пользуется гербер файлами. Крэйг пишет, что иногда в некоторых случаях может понадобиться файл с линией отреза ПП (NC маршрут файл, расширение *.rou) для вырезания, например, из большой панели. Напрямую ни в один гербер файл информация со слоя BOARD_GEOMETRY/OUTLINE не попадает.

На что надеяться, когда придется сдавать ПП в производство, на то что производитель сам реализует эти вырезы, исходя из информации на слое BOARD_GEOMETRY/OUTLINE, или же сам он никаких манипуляций с *.brd производить не будет, а будет пользоваться только теми герберами, которые ему прислали и еще, например, файлом путей отреза *.rou? (но опять же не известно какой толщины линии указывать на слое Board Geometry/ Ncroute_Path, есть ли у него режущий инструмент нужного диаметра).

Здесь как бы хотелось совета от человека с опытом сдачи на производство ПП с вырезами/пропилами от кромки платы.

Достаточно слоя BOARD_GEOMETRY/OUTLINE
Производитель плат сам по герберу, полученному из этого слоя, сделает и контур, и вырезы.
У нас, по крайней мере, это так.

Я учился работать с аллегро по книге Митцнера.
Он в главе 10 на странице 405 пишет про photoplot.
Я понимаю, что можно и просто board\outline'ом обойтись, но привык уже как привык.

По поводу ncroute - видимо, мне пока не попадались настолько сложные платы, что их надо было бы туда-сюда между мной и механиком футболить по многу раз и править. Ну или у нас процесс разработки не так как стоило бы построен.
Почему я вырезы делаю в ncroute? Да потому что класс изначально предназначен для указания пути фрезы. Да, разумеется, я им неправильно пользуюсь, поскольку в нем у меня не путь фрезы, а внешний контур выреза.

А насчет того, что в board\outline можно рисовать всё что угодно, сейчас не смог сходу найти, но мне представлялось, что у того же Митцнера написано, что outline должен быть замкнутым и выполнен одной полилинией.

И да, я в основном в Резоните заказываю, еще ни разу не было проблем или необходимости дополнительно что-то объяснять, если есть два отдельных гербера - один с границей, другой с внешними контурами вырезов. При заказе просто указываю, что в таком-то гербере показаны именно внешние контуры.

Имхо, куда-то г-н Митцнер загнул с аутлайном... Ну нельзя говорить, что "The board outline generated by the Board Outline dialog box serves as a guide for the designer during the design process, but it does not contain manufacturing data for the manufacturer." Если я выведу контур ПП из того слоя, где я его нарисовал(каким-бы этот слой ни был) - этого пр-ву уже достаточно, и им совершенно одинаково, каким этот слой был в дизайне.
Слов о том, что board outline должен быть замкнутым не нашел, если найдете - дайте координаты в книге, любопытно, что он там написал на этот счет.
С NCRoute тоже все просто - либо рисуете вырезы как вы их себе представляете, производство потом допилит эти данные до удобного вида, либо нарисовать вырезы в аутлайне, тогда они создадут информацию для фрезеровки с нуля, на основании данных о вырезах в аутлайне. Главное, чтобы они их не прозевали...

Возможно , такие вопросы решаются при помощи старых добрых чертежей ?
И , чтобы производство не прозевало , ставим выноски и далее пишем пункты...
Причём всё делается средствами PCB редактора.
А далее получаем отдельный слой (PDF или Gerber) , где всё подробнейше написано и разрисовано.

Если неудобно средствами редактора , можно сделать в стороннем CAD-e и втянуть чертёж через DXF.

По идее это уже излишне, но на самом деле имеет смысл - по крайней мере дает больше уверенности в том, что вас правильно поймут. Ну и в случае чего всегда можно написать что-нибудь короткое типа "See description in gerber file xxx.yyy"...

Доброго времени суток. Возникла проблема. OrCAD Capture выдет ошибку при попытки создать нетлист.
#1 WARNING(SPMHNI-192): Device/Symbol check warning detected. [help]

WARNING(SPMHNI-194): Symbol 'IN12' for device 'IN-12B_IN12_IN-12B' not found in PSMPATH or must be "dbdoctor"ed.

Database has a non-recoverable corruption. Contact Cadence customer support.
Что это значит?
Сделал футпринт для ИН-12 и хочу его протестить.
Набросал простейшую схему.

Где-то в начале темы у кого-то была подобная ошибка, но как решили проблему - не нашел

Добрый день.

Было бы неплохо поиметь данную схему и попытаться получить Netlist самому.
Так сказать наступить на ваши грабли.

По эскизу сказать что то трудно.
Сразу бросается в глаза точка.
Если точка в Pin Name , то попробуйте убрать её оттудова и вписать GND к примеру. (или что хотите , но не точку)

это ругань не на ваш схемный символ, а на отсутствующий файл футпринта для PCB, который к нему цепляться.

Здравствуйте, на Вашем сайте сказано о следующем:


http://www.pcbtech.ru/pages/view_page/20

Подскажите как правильно задать данную последовательность, и чтобы при нарушении последовательности трассировки аллегро указывала на эту ошибку. Заранее спасибо.

Добрый день.

Logic -> Net Schedule -> кликаем на цепь , появляется паучок , обкликиваем все пины , к которому тянется паучок , начиная с начала.

Можно так же открыть Constraint manager , зайтить в раздел Electrical -> Net -> Routing -> Wiring и там уже творить.
Если необходимо подключать в определенном порядке несколько цепей , то лучше создавать Electrical Cset и цепям назначать этот сет.
Но , последний способ я плохо знаю , поскольку данная задача возникает очень редко и проще глазами проконтроллировать прохождение 10-ка цепей , поскольку разводка будет примерно одна и та же.

Для создания CSet в таком случае можно воспользоваться SiXplorer-ом, там тоже можно все задавать еще и в графическом виде.

Пытался пробовал, но при не верном порядке ошибок не аллегро не выдает.

Приветствую!
Подскажите пожалуйста.
Работаю в OrCAD Capture. В проекте задаю эквивалентность выводов для микросхемы (ПЛИС). Некоторым выводам назначаю свойство NO_SWAP_PIN. Далее все это экспортирую в PCB Editor.
При попытке поменять два эквивалентных вывода, один из которых имеет свойство NO_SWAP_PIN, они спокойно меняются, хотя, насколько я понимаю, не должны.
Так и должно быть или я что то делаю неправильно?

Добрый день.

Так не ставьте эквивалентность выводов тем пинам , которые менять не хотите.
Оставьте поле пустым.

И можно ссылку на мануал или где вы там вычитали про свойство "NO_SWAP_PIN" ?




Добрый день.
Вы немноожечко не дошли до результата.
См. высокохудожественную картинку с примером.
Нажмите для просмотра прикрепленного файла

Добрый день,
есть затруднение с annotate для иерархической схемы:

В схеме (CIS Plugin 16.3-s001 (v16-3-85L) 1/22/2010) есть иерархический блок А1,
который содержит одинаковые иерархические блоки B (B1,B2,B3...B12).
Блок B представляет из себя shematic из двух листов S1, S2

Есть ли возможность запустить annotate для получения результата (нумерации страниц и refdes) в таком порядке:
A1.B1.S1, A1.B1.S2,
A1.B2.S1, A1.B2.S2,
...
A1.B12.S1, A1.B12.S2
?

ну или хотя бы в другом, но каком-то определенном порядке, а то у меня получается b1,b10,b11,b12,b2,b3,b4
(хотя это тоже похоже на порядок, надо только начать нумерацию b10 и до b22 )

Нужно блоки понумеровать не В1-В2-...-В12, а В01-В02-...В12. Оно же софт, кто меньше, тот и первый, а с точки зрения софта В11 меньше чем В2.

Спасибо,
пока не начал писать о проблеме, переименование казалось хаотичным,
а написав и закономерность заметил, но до b01-..-b12 не догадался бы.

Получился результат:
A1.B1.S1, A1.B2.S1, ... A1.B12.S1
A1.B1.S2, A1.B2.S2, ... A1.B12.S2
что хорошо,

а можно получить так:
A1.B1.S1, A1.B1.S2,
A1.B2.S1, A1.B2.S2,
...
A1.B12.S1, A1.B12.S2
?

Не знаю, сложных иерархий не делали. Имхо они только запутывают...

Согласен - запутанно, но когда есть несколько повторяющихся частей схемы, типа А и B, и они соединены: схема-A-B(12шт)-А-прочие куски, вложенная иерархия нагляднее (имхо)

Понятное дело, каждый сам себе решает. Но должен заметить один момент по этому поводу - я может быть и не много видел, но ни в одном референсе от игроков типа ST/Broadcom/Intel иерархий не увидел, хотя могли сделать, такие моменты в дизайнах имелись. Но нет - семь десятков страниц плоского дизайна и никакой тебе иерархии... может они что-то знают?

Здравствуйте.
Небольшой вопросик по Allegro PCB Designer.

Некоторые команды (move, delete...) позволяют в процессе выбора/выделения компонентов использовать Temp Groug (ПКМ).
Возможно ли как то запомнить эти временные группы, сделать их постоянными для повторного выбора, чтобы каждый раз не выполнять повторяющиеся действия по определению компонентов/виа/сегментов дорог входящих в эту временную группу.

Может последняя Temp Group где то запоминается и к ней можно быстро вернуться?

Иногда бывает ситуации, когда выбрал нужный кусок топологии чтобы сместить его, сместил, потом понял что нужно еще с ним помудрить, а снова повторно выделять - лишнее время.

Спасибо, заранее.

Исходя из названия Temp Group - автоматом не запоминается. Но можно создать постоянные группы через Edit->Group и при необходимости работать сразу с ними. Только на панели Find нужно не забывать устанавливать Groups иначе измените не всю группу, а единичные элементы внутри нее (наличие группы не блокирует работу на уровне членов этой группы).

Спасибо, попробую на практике.

Здравствуйте.
Транслировал плату из Layout в Allegro, при этом у меня есть группа RAts которые нужно перетрассировать.
Они расходятся от ножек процессора и уходят сразу во внутренние слои и т.д.
Целью трансляции было сохранить расположение переходных отверстий в таком виде как показано на рисунке, чтобы не перетрассировывать этот момент, т.к. таких ножек окола ста и они расположены ровно как нужно.

Однако при трансляции, все эти переходные отверстия подконнектились к земле, см. фото.

Вопрос в том как присвоить кусок дороги с ВИА к соответствующему пину, чтобы дальнейшую трассировку данной дороги продолжать уже от ВИА, а не от ножки процессора.
Спасибо!

Я бы удалил землю с платы, точнее шейпы земли к которым могут подключаться эти переходные, а потом прошелся функцией подключения меди(трассы/переходные) к пинам, она в Utils находится, не помню точно как называется, но что-то с Reconnect Copper... в названии.

Спасибо за попытку. Не нашел у себя такого. Вопрос открыт .

А что у Вас в Utils находится? Можете скрин выставить?

Вот. Только в меню tools у меня есть Утилиты.

Не помню с головы, названия менюшек... но где-то там есть такая функция, которая распознает трассы и переходные и подключает их к цепям, с падами которых они контачат. Вечером смогу точно написать, под рукой Аллегро нет

Ну вот же оно - Derive Connectivity...

К сожалению этот способ не подойдет.
Дело в том, что дорога которая якобы подключается к ножке проца, на самом деле висит в воздухе. Хотя на фото визуально этого не понять. Но если схватить эту дорогу, то явно видно что с ножкой проца они не связаны.
На другом конце эта дорога так же висит в воздухе.

Т.е. конечная цель привязать эту дорогу (висящую в воздухе и определившуюся по умолчанию как цепь) к другой цепи, допустим GPIO.

Это наверняка можно сделать. Ведь полигон, допустим, элементарно меняет цепь своего подключения...

Тогда только вручную довести до нужного пина.

Чтобы довести этот кусок дороги до нужного пина, дорога и пин должны иметь общий net. А нужные мне дороги при трансляции из Layout автоматически оторвались от своих nets и присвоили себе цепь GND. Поэтому если доводить эти дороги в ручную, то к нужным пинам их не прикрепить, только к GND.

В этой ситуации нужно ?как то переназначить net для куска дороги? и после этого вручную довести до пина.

Никак вы их не переназначите, нет такой возможности. Принадлежность трассы/переходного цепи определяется физическим ее контактом с падом или шейпом. Нет контакта - не подключено ни к какой цепи. Есть контакт - принадлежит цепи.
Если у Вас и дальше трасса подключена к GND значит она где-то контактирует с падом или шейпом GND. Поэтому я так и писал - уберите шейпы и подключите к паду, либо ручной трассировкой, либо с помощью Derive Connectivity, если трассы уже заходят на нужные пады но подключения к ним "не видят".

Переходные отверстия можно переназначить на другие цепи, выделив их группой или индивидуально.
Для этого есть специальная утилита.