Я не брал во внимание утилиты, а описывал только базовую логику работы пакета.
С утилитами да, много чего можно, видел описание...

На панели PCB Designer есть кнопочка "ODB_Out".
для чего она нужна?

Господа, столкнулся с проблемой работоспособности элемента библиотеки ПО Orcad 9.2, могу ли я здесь получить консультацию или мне надо ходить в другое место?

KAlexn
После установки доп. софта можно будет генерить данные для фабрики в формате ODB++.

Frezer
Ну Вы задайте вопрос, а там подумаем, играет ли роль древность версии софта или нет. Так пока непонятно, что именно нужно.

Добрый день.
ПО OrCAD 9.2 очень старое и не поддерживается.
Все библиотеки OrCAD 9.2 отконвертированы в новый OrCAD 16.6 и доступны при инсталляции OrCAD 16.6
Дистрибутив 16.6 доступен для скачивания на сайте cadence.com

К сожалению обзавестись лицензией последней версии у меня сейчас возможности нет, поэтому попытаю счастье просто задав вопрос

Суть проблемы вот в чем:

составил схему для моделирования, запустил и вот что вышло:

**** 01/01/02 03:19:48 ********* PSpice 9.2 (Mar 2000) ******** ID# 1 ********

** Profile: "proto2-proto2" [ E:\TEST\lab3-proto2-proto2.sim ]

**** CIRCUIT DESCRIPTION

******************************************************************************

** Creating circuit file "lab3-proto2-proto2.sim.cir"
** WARNING: THIS AUTOMATICALLY GENERATED FILE MAY BE OVERWRITTEN BY SUBSEQUENT SIMULATIONS

*Libraries:
* Local Libraries :
.LIB ".\lab3.lib"
* From [PSPICE NETLIST] section of C:\Program Files\Orcad\PSpice\PSpice.ini file:
.lib "C:\Program Files\Orcad\Capture\Library\PSpice\IXYS.lib"
.lib "C:\Program Files\Orcad\Capture\Library\PSpice\IXFK120N20.lib"
.lib "C:\Program Files\Orcad\Capture\Library\PSpice\ixdd415si.lib"
.lib "C:\Program Files\Orcad\Capture\Library\PSpice\blf242.lib"
.lib "E:\TEST\lab3.lib"
.lib "E:\TEST\LAB2.lib"
.lib "E:\TEST\LAB1.lib"
.lib "nom.lib"

*Analysis directives:
.DC LIN V_V2 0 60 0.01
.PROBE V(*) I(*) W(*) D(*) NOISE(*)
.INC ".\lab3-proto2.net"



**** INCLUDING lab3-proto2.net ****
* source LAB3
V_V1 N00267 0 5.5Vdc
V_V2 N00216 0 60Vdc
M_Q3 N00216 N00267 0 0 501N04A

**** RESUMING lab3-proto2-proto2.sim.cir ****
.END

WARNING -- Library file E:\TEST\lab3.lib has changed since index file lab3.ind was created.
WARNING -- The timestamp changed from Tue Jan 01 03:18:58 2002 to Tue Jan 01 03:19:38 2002.
Making new index file lab3.ind for library file lab3.lib
Index has 1 entries from 1 file(s).
* PSpice Model Editor - Version 9.2

*$
**********
*SYM=POWMOSN
.subckt 501N04A 10 20 30
* TERMINALS: D G S
* 500 Volt 4.5 Amp 1.5 ohm N-Channel Power MOSFET 10-30-2001
M1 1 2 3 3 DMOS L=1U W=1U
RON 5 6 9.5
DON 6 2 D1
ROF 5 7 3.5
DOF 2 7 D1
D1CRS 2 8 D2
D2CRS 1 8 D2
CGS 2 3 .6N
RD 4 1 1.5
DCOS 3 1 D3
RDS 1 3 5.0MEG
LS 3 30 .1N
LD 10 4 1N
LG 20 5 1N
.MODEL DMOS NMOS LEVEL=3 VTO=3.0 KP=6.0
.MODEL D1 D IS=.5F CJO=1P BV=100 M=.5 VJ=.6 TT=1N
.MODEL D2 D IS=.5F CJO=175P BV=500 M=.5 VJ=.6 TT=1N RS=10M
.MODEL D3 D IS=.5F CJO=250P BV=500 M=.3 VJ=.4 TT=400N RS=10M
.ENDS
*$

ERROR -- Model 501N04A used by M_Q3 is undefined


Не знаю, что можно сделать, чтобы работало...

Описываю примерный порядок произведенных действий:

1) скопировал текст модели из спецификации транзистора с сайта производителя
2) создал olb библиотеку в Orcad Capture
3) создал part, отрисовал и ввел параметры (см. рис. содержание библиотеки olb.bmp)
4) создал lib библиотеку в PSpice Model Editor (см. рис. библиотека lib.lib)
5) создал новую модель, перешел в текстовое представление, удалил все и скопировал содержание модели из спецификации (см. рис. содержание библиотеки lib.bmp)
6) сохранил все, пооткрывал все файлы - убедился, что все сохранилось
7) создал проект для моделирования, вставил файлы и попытался запустить процесс, однако ошибка все испортила. Лог моделирования см. вверху, параметры моделирования см. рис. параметры моделирования.bmp.

Обращаю внимание, что все библиотеки были подключены. Также пробовал создать part для модели из lib библиотеки командой File->Create Capture Parts... Однако выдает ошибку типа: "Error - Failed to Find File [C:\...\Pspice\IXYS.err]!!!". Создание файла с таким расширением успеха не принесло.

У спайса первая буква в имени компонента не просто так, она определяет что за тип модели будет использоваться.
А именно, буква M в имени M_Q3 значит что спайс будет искать модель полевого транзистора с именем 501N04A, т.е. строку начинающуюся с
.MODEL 501N04A ......

А модель, что Вы пытаетесь прикрутить сделана иначе - в виде подсхемы (.subckt), для таких компонентов их имя в нетлисте должно начинаться с буквы X, что-то вроде:
X_Q3 N00216 N00267 0 501N04A

Как сделать и подключить свой компонент и модель:
http://electronix.ru/forum/index.php?showt...mp;#entry211107

Интересная версия
В процессе решения проблемы возникла следующая трудность:

по умолчанию в PSpiceTemplate:

M^@REFDES %d %g %s %s @MODEL ?L/ \n+L=@L/ ?W/ \n+W=@W/ ?AD/ \n+AD=@AD/ ?AS/ \n+AS=@AD/ ?PD/ \n+PD=@PD/ ?PS/ \n+PS=@PS/ ?NDR/ \n+NDR=@NDR/ ?NRS/ \n+NRS=@NRS/ ?NRG/ \n+NRG=@NRG/ ?NRB/ \n+NRB=@NRB/ ?M/ \n+M=@M/

Если, как предлагалось в примере, заменить строку выше на:

X^@REFDES %d %g %s %s @MODEL

или просто заменить М на Х в первой строчке, то, при симуляции выдает (и в 1-м и во 2-м случаях): ERROR -- Incorrect number of interface nodes for X_Q1

Я так понимаю это что-то связано с количеством/нумерацией пинов?

Убрал запись %s и все вроде встало, однако вот какая проблема: при запуске моделирования расчет остановился, выдав ошибку (см. прикрепленный); может кто знает с чем связано и где исправить/почитать?

Добрый день.
Я конечно не специалист в PSpice , но у вас проблемы со сходимостью.
Т.е. если бы вы нарисовали график , то он бы улетел в бесконечность.
Моделирование не может быть продолжено из-за слишком больших чисел.
ИМХО , где то ошибка в подключении чего то.
ИМХО у вас течёт слишком большой ток где то из-за нулевого сопротивления где то.

Для начала предлагаю включить резистор на несколько ом между затвором и источником напряжения, а если не поможет, то и в цепь стока тоже.

Добавление выше указанных резисторов не исправила ситуацию, однако изменение точности расчетов, в появляющемся при этой ошибке окне, позволило совершить моделирование до конца. Правда результат был получен не тот, который ожидался... Может быть проблема из-за этого изменения, хотя за точность "перевода" реального транзистора в виртуальный я не ручаюсь.

Здравствуйте господа!
Подскажите по базовому пакету Allegro.

1. Есть нарисованный замкнутый многоугольник посредством инструмента add line. Хочу преобразовать его в полигон, на том же слое Silkscreen.
Есть ли такая возможность?

По логике замкнутый контур и полигон почти одно и то же, только полигон залит полностью...

2. Каким образом можно встроить нарисованную линию в сетку? Сетка кратна линии, правая и левая граница линии должны быть ровно по сетке. См. фото.

меню compose shape

Здравствуйте, еще такой вопрос возник: как строить АЧХ понятно: ставишь VAC, симулируешь в AC Sweep, а вот как получить графики ФЧХ (есть мнение, что в том же симуляторе, только с помощью оператора P(сигнал), однако я не уверен, что это верно)? Пока не разобрался...

Можно и так, а вообще в меню PSpice->Markers->Advanced есть готовые маркеры для фазы и амплитуды в децибеллах.

Спасибо, а есть ли возможность читать проект из версии 10.5 в 9.2?

Если не захочет открывать .opj, то откройте непосредственно файл .dsn.
Формат файлов .dsn не менялся до версии 16.2 включительно. Новые версии дают возможность редактировать некоторые параметры компонентов, но эти изменения в основном косметические, т.е. влияют на то как выглядит схема, а не на функциональность.
Старые версии просто сбросят такие параметры в значение по умолчанию.
Даже если .opj откроется в 9.2, там где-то не совпадают соглашения о путях до временных файлов, нужно будет заново создать профили моделирования.

Хех, как раз именно .dsn и нету... Может поэтому то и возмущается

Тут еще одна проблемка назрела, может кто поможет:

моделировал работу компаратора AD8611, собрал по схемке, как в даташите:



Вышло примерно вот так:



Выдало ошибку:

ERROR - Convergence problem in transient analysis at Time = 121.7E-09
Time step = 145.5E-21, minimum allowable step size = 1.000E-18

These supply currents failed to converge:

I(X_U1.E3) = 10.00GA \ 10.00GA
I(X_U1.E4) = -10.00GA \ -10.00GA
I(X_U1.V1) = -10.00GA \ -10.00GA
I(X_U1.V2) = -10.00GA \ -10.00GA

Внимание вопрос: что это такое и как вылечить? Я так понимаю, что он насчитал предельные значения по току... Есть вариант, что ошибка в схеме подключения или в самой модели (текст модели прилагаю).
Самое интересное, что такое только при анализе Time Domain, в AC Sweep/Noise все считает...

Здравствуйте, еще такая проблема возникла... с памятью

В общем надо сформировать в проге из готовой платы слой, в котором бы отображались вместо переходных отверстий их условные обозначения согласно drill table, однако я позабыл как это делается и чето не могу вспомнить... Может кто поможет?

Сначала в разделе Manufacturing -> NC Drill... сконфигурить сверловку(назначить отверстиям значки/символы), а потом в том же разделе генерится Drill Table, одновременно с которой автоматом проставляются назначенные обозначения по всей плате.

Поменял память, все решилось

Всем добрый день,
По мере освоения идет поток вопросов, на которые не нахожу ответы, создал отдельную ветку http://electronix.ru/forum/index.php?showtopic=136277
но пришел к мысли что занимаюсь дублированием Горячей линии и иду по тем же вопросом, которые обсуждают здесь. Рад бы переименовать свой пост и подправить тему, но такая опция не дана.
Просьба прокомментировать мой последний там топик.
В дальнейшем я буду обращаться сюда.
Спасибо.

Добрый день, уважаемые коллеги.
Не подскажете, каким образом будет правильнее всего сделать посадочное место для аккумулятора (с проводами) который клеится на плату?
Ведь получается, что обязательно должны быть электрические пины(hole), а жестко их фиксировать не хочется. Хочется иметь возможность конструктору выбирать, где размещать эти пины.

То ли компоненту, то ли его отдельным пинам можно добавить атрибут, который позволяет их сдвигать непосредственно в дизайне. Посмотрите внимательно на список доступных атрибутов для и того и для другого и найдете, у него название достаточно говорящее.

Unfixed_Pins = TRUE на компонент.

В процессе изучения BCB трассировки, хочу усложнить задачу построения PCB, взять более сложную схематику смешанных сигналов, столкнулся с проблемой в Capture\Samples\> примерах т.к. они не позволяют идентифицировать многие корпуса для правки фут принтов по каким то шаблонам dra, соответственно, невозможно сгенерить Netlist, и т.д. и т.п., ссылки на olb не то?
Через поиск нашел некоторые проекты, но это от бездействия, там такие длинные пути, что нужно очень сильно захотеть чтоб туда докапываться, то что там открывается
C:\Cadence\SPB_16.6\tools\capture\samples\pxl-lite\Bench\allegro\bench_allegro.brd Похоже на учебный материал.

Как вариант, поучиться распутывать такие бороды? Что интересно, во всех этих скрытых проектах схематика привязана к символам PCB.
Понимаю что не открыл Америку, но уж слишком все запутано, постоянные ребусы, которые не относятся к тем же туториалам.
Онлайн сервис, у меня к сожалению плюется, и обновить пополнить библиотеки нет возможности.
Возможно существуют готовые учебные примеры, чтоб обойти этот затык возможность взять в онлайне примеры проектов с opj, brd ... совместимые с 16,60, или посыпать голову пеплом? В 9.2. было все как у людей, а здесь прям садомазо какое то
Так же просьба, пояснить назначение некоторых папок, в которых все же есть проекты, но каково их назначение в общем пакете Cadence?

В OrCad PCB Designer Standard это не работает или я не туда смотрю?

Все-таки не очень понятно, что Вам нужно.
Вы просите дать примеры проектов, или готовую библиотеку символов с футпринтами, или что-то ещё?

Искал примеры opj, с привязкой символов к футпринтам, чтоб не тратить время на схематику в Capture, сгенерировать нетлист и дальше заняться изучением трассировки, как выяснилось, таковых вообще нет в папках samples нет, а если и есть, то все без футпринтов и рыться в dra, бесполезно, их просто нереально без какой то базы данных идентифицировать, все библиотечные символы УГО не помнят свои футпринты, их надо бесконечно или искать или создавать.
Пока мне здесь не отвечали, я все же нашел подспудный метод поиска компонентов в полном пакете.
Может еще кому пригодится, кто не в курсе http://www.snapeda.com/search/

Здравствуйте. У меня вопрос: а можно ли как-то назначить линии диффпарами в схематике, а не в PCB?

Посмотрите вот этот документ.
http://www.ema-eda.com/sites/ema/files/res...ignslidehow.pdf

Скажите, пожалуйста, можно ли задать электрические ограничения (напр. для дифпар)
с помощью скрипта на Skill?

Спасибо!

А еще вопрос такой возник:
При экспорте символов УГО из других систем в оркадовский .olb, все они имеют Part_Ref "U*"
Причем изменить его на "D*" не получается.
я так понял "U*" это значение по умолчанию для либы .olb. Можно ли изменить это дефолтное значение? Или хотя бы изменить PartRef у единичного компонента?

Не понимаю почему это может не получаться. В свойствах компонента есть такое поле и никогда оно не было недоступным для редактирования. В чем именно проблема?

Когда компонент вытаскиваешь на схему - он получает REF "U*".
Да, его можно отредактировать, когда он уже присутствует на схеме.
Но в библиотеке .olb REF, заданный при создании компонента - уже нельзя изменить.
И по умолчанию, если компонент был создан автоматически (при экспорте в .olb), ему в библиотеке символов .olb присваивается refDes U*. Это видно, когда редактируешь компонент c помощью SplitPart.
И тут его уже не исправить.
Бывает даже, что в .olb во время редактирования компонента высвечивается D*, а в SplitPart все равно U*.

Редактируйте библиотеки.

Ага, это то что находится в Options/PackageProperties.
Спасибо, очень выручили!

Да, скрипты на Skill позволяют управлять констрейнами, в том числе и электрическими.
Функции Skill очень хорошо описаны в хелпах, также смотрите примеры *.il в дистрибутиве.

Такая вот ерунда, мне понадобилось из 4 SN74LS04N слепить фабричную сборку DIP 14 в соответствии с дата шит
http://html.alldatasheet.com/html-pdf/1261.../SN74LS04N.html
жук в библиотеках напрочь отсутствовал, вместо него CAD в библиотеке УГО дает почему то 1 инверер.
Объединить их как то под один корпус реально, или надо строить с нуля и наделять его параметрами?
Иерархическое расширение ради DIP 14 не лучший вариант.

Вопрос снят, догадался благодаря просмотру через футпринт вьюер что на PCB это формируется правильно, сопоставил как в схеме для всех элементов как U1, каждому указал одно и то же имя футпринта.

Два года не работал в пикаде. Но пришлось модернизировать небольшую старую платку. Все, хоть и не сразу, вспомнилось.
Поскольку поменялась схема, то провел перенумерацию и все передал на плату. Быстро и без проблем.
А вот в новых обновлениях Cadence что то подобное не появилось?
Еще вопрос: мультипликацию платок для производства как делать, а то в пикаде с этим были проблемы.

Подобное чему? Апдейту платы из схемы? Или перенумерации? И то и другое там есть, с чего ему еще раз появляться.

Для мультипликации нужно САМ софт использовать, аллегро все-таки для проектирования предназначен.

Вот как то этот вопрос у меня не получался. Перенумеровываешь схему, а на плате потом все переставляется с новой нумерацией. Например где был С5 на плате там и появляется С5 но уже из измененной схемы.


В альтиуме это хорошо решено.

В ПКАДе точно так же могла слететь нумерация, если новые номера перекрывались со старыми, просто Вы похоже с такой ситуацией не сталкивались.
Здесь нет иной связи нежели по RefDes, поэтому ренумерацию нужно делать в два этапа с контролем номеров, так, чтобы в каждом этапе каждый компонент получил свой уникальный номер. Результаты каждого этапа ренумерации схемы вгружать в плату.
Сложности возникнут для многогейтовых компонентов рассыпаных по разным страницам схемы, их придется нумеровать вручную.

Альтиум скорее исключение в этом плане, как и во многих других... Здесь есть аддон под названием BluePrint PCB, позволяет работать с герберами, готовить документацию и прочая. Правда по нему не подскажу, кроме как для просмотра пока не использовал.

Нет там такого.


Можно поподробней. Вы как то писали:


Вот про десять тысяч, я не понял как их задать.

Для корректной перенумерации схемы,
нужно сначала сделать перенумерацию на плате, начиная с большого номера (например, 10000),
сделать бэк-аннотацию из платы в схему,
а затем уже делать перенумерацию схемы с 1 по нужным правилам,
и делать загрузку нового нетлиста в плату.
Тогда гарантированно не будет пересечения RefDes.

То, что Вы с таким не сталкивались, не означает, что его нет. Я сталкивался. Приходилось вручную править ЕСО-файл чтобы согласовать плату со схемой.



В окне Annotation есть галка "Refdes Control" (или как-то похоже). Включите и можно будет устанавливать диапазоны рефдесов отдельно для каждого листа схемы.
Но похоже предложенный выше способ должен быть удобнее. Я так еще не делал, при оказии надо будет попробовать.

К сожалению, примера не нашел.
Если я пишу
axlCNSEcsetCreate("Diff_pair1_set")
то в каком подразделе Electrical Constraint Set должен создаться Diff_pair1_set?
Может быть, Вы могли бы дать какой-нибудь пример?

А какой глубокий смысл скиллом создавать констрейн-сеты?

Во всех разделах Electrical он появляется, только надо повторно запустить CM, чтобы это увидеть.
Пример:

Command > skill
Skill > axlCNSEcsetCreate("Diff_pair1_set")
dbid:123043560
Skill > axlCNSEcsetValueSet("DIFF_PAIR1_SET" 'Maximum_Via_Count 5)
t
Skill > axlCNSEcsetValueSet("DIFF_PAIR1_SET" 'Differential_Pair_Primary_Gap 0.25)
t
Skill > axlCNSEcsetValueSet("DIFF_PAIR1_SET" 'Minimum_Line_Width 0.15)
t
Skill > axlCNSEcsetValueGet("DIFF_PAIR1_SET" 'all)
(
(Maximum_Via_Count 5)
(Differential_Pair_Primary_Gap 0.25)
(Minimum_Line_Width 0.15)
)
Skill >

И еще из полезного:
Skill > axlCNSEcsetValueGet(nil)
(Maximum_Stub_Length Net_Schedule_Topology Ratsnest_Schedule_Type Maximum_Via_Count Match_Via_Count
Maximum_Exposed_Length Impedance Propagation_Delay Relative_Propagation_Delay Parallelism
Maximum_Crosstalk Maximum_Peak_Crosstalk Total_Etch_Length Differential_Pair_Primary_Gap Minimum_Line_Width
Maximum_Line_Width Differential_Pair_Neck_Gap Minimum_Neck_Width Differential_Pair_Coupled_Tolerance_Plus Differential_Pair_Coupled_Tolerance_Minus
Differential_Pair_Minimum_Spacing Differential_Pair_Gather_Control Differential_Pair_Max_Uncoupled_Length Differential_Pair_Phase_Control Differential_Pair_Phase_Tolerance
Differential_Pair_Dynamic_Phase_Tolerance Differential_Pair_Max_Dynamic_Phase_Violation_Length LayerSet_group
)

А имя параметра констрейна в CM можно увидеть, если навести мышкой на название столбца в CM
(правда, оно немножко отличается, но можно догадаться).


В вам зачем создавать констрейны скиллами, если не секрет?