Здравствуйте,

Имеется домашний компьютер, на котором стоит альтиум и НЕ стоит аллегро, необходимо конвертировать дизайн из второго в первое- в идеале всю плату, но минимум футпринты. Импортер альтиума работает по умолчанию только если в системе стоит аллегро- я слышал что есть некий standalone файл который решает проблему. Как быть?

Вариант с варезом не катит- на компьютере все ПО лицензионное.

ставил несколько лет назад. Там вроде не весь аллегро, а только часть, отвечающая за экспорт в Ascii и запускается из алтима (не помню). Так что лицензия там вроде не нужна. Но не буду категоричен. Возможно и сейчас стоит, давно ничего не импортировал, но самого аллегро у меня нет. Можно на нашей площадке найти.

Да, что-то такое было- но я сам ни разу не пользовался, есть только опыт конвертирования из одного в другое на машине с обеими программами. А насчет standalone файла точно не помню, оно работало с 16.6 или требовало downrev, и будет ли работать с 17.2. Но в любом случае спасибо за совет.

А интересно, если поставить аллеггро с лицензией вьюера, его хватит для конверсии? Чисто академический вопрос, скорее всего так глубоко не буду заморачиваться(хотя кто знает).

Может, установить полный Allegro без лицензии?
Он будет запускаться в режиме Lite.
Дистрибутив можно взять с сайта www.pcbsoft.ru

Спасибо- попробую. Не знал что так можно. Я правильно понимаю- достаточно просто установить сам пакет, без установки и настройки license manager?

По идее если продукт не находит в сети ни одного лиц.сервера, то должен вести себя так, как я сказал - запускаться в демо-режиме. Но надо пробовать, на версии 17.2 мы такой вариант еще не пробовали.
Напишите - получилось или нет.

Благодарю -на 17.2 судя по всему попробовать не удастся:

The Import Wizard handles both Allegro PCB Design files (*.brd) and Allegro ASCII Extract files (*.alg). If you have Allegro PCB Editor versions 15.2 or 16 installed, you can directly translate Allegro PCB Design files (*.brd) into Altium Designer PCB files (*.PcbDoc)

А 16.6 сегодня попробую.

Добрый день! Работаю в схемном редакторе с повторяющимися SUBDESIGN. При добавлении subdesign в основную схему поменять что-то отдельно на каждом из повторяющихся листов схемы невозможно, т.к. сразу меняется все на всех повторяющихся листах. Подскажите, пожалуйста, есть ли возможность внесения каких-то определенных свойств (в моем случае нужно только номер страницы менять), которые давали бы возможность редактирования каждого subdesign на основной схеме отдельно. Заранее спасибо за ответ!

Пришло время узнать про instance и occurrence properties.
Нажмите для просмотра прикрепленного файла

Добрый день. При загрузке списка соединений в PCB Editor (16.6-2015-S073) выскакивает ошибка:

В настройках Capture и PCB Edior стоит ограничение в 255 символов.

Эта ошибка появляется в случае длинного Ref Des. Можно ли что-то сделать?

Точно знаю, что настройка длины имен влияет на названия цепей и футпринтов. Проверьте в хэлпе нет ли отдельного ограничения на длины RefDes, возможно проблема в лоб не решается.

Здравствуйте.
Кто нибудь может подсказать что за в-во T_Temperature в OrCAD Capture (найти можно через фильтр св-в filter by:Allegro PCB Designer) ?

В хэлпе про это св-во ничего нет, единственное что нашел это св-во J_TEMPERATURE:

J_TEMPERATURE
The J_TEMPERATURE property, attached to a reference designator (component), defines the junction temperature for the component in degrees centigrade.

Хочу для своих УГО добавить отдельное св-во для рабочей температуры компонентов (которое уже присутствует в списке существующих стандартных св-в).
Но подобии точности/допуска TOL.

И помогите понять на каком нибудь примере, желательно, про св-во J_TEMPERATURE. В чем его суть и как работает.
Спасибо.

Возможно для передачи параметров компонентов в термо-кад, типа FlowTherm от Ментора.

Здравствуйте!

1) Подскажите, как корректно создавать УГО компонентов с множеством контактов одной цепи? Например, DC-DC преобразователь LTM8031 имеет 41 земляной пин. Понятное дело, что их все надо указывать в PACK_SHORT. Но возможно ли их как-то убрать с УГО вообще? Нашел мануал по CIS, где у пинов есть параметр Ignore, но в Part Developer ничего похожего не обнаружил

2) Возможно ли создать файл с глобальными параметрами для всех проектов (шрифты, библиотеки и т.п.)? Как сделать это правильно?

Заранее благодарен!

1) посмотрите свойство POWER_PINS, оно как раз предназначено для описания множества пинов питания без их отображения в символе/на схеме. Правда читабельность и контролируемость схемы это ухудшает, поэтому как правило так не делают - сколько есть пинов, столько и рисуется.

2) всегда можно создать темплэйт, но, как правило, это будет работать только при создании новых проектов. В уже созданных придется менять вручную. Дальше частности, в зависимости от того, в каком редакторе работаете(Capture или Authoring).

Здравствуйте.
Появилась проблемка в виде W- (SPMHA1-268): There are unmatched pin numbers. Никак не могу понять , на что конкретно ругань. На плате буквально пару элементов, при попытке сдвинуть большинство из них выскакивает эта ошибка (сам компонент не двигается). Если создать новый проект платы и просто выложить элементы из библиотеки (без схемы/нетлиста) то всё норм. На плате только один "свежий" компонент, другие уже использовались.

Пропустите дизайн через DBDoctor-a(Tools->Check Database кажется), со всеми включенными опциями, может он поможет.

Пробовал - не помогло.


Нашёл причину. Хотел импортировать цветовую палитру из другого проекта и случайно импортировал параметры проекта (лишнюю галку поставил) - это и привело к таким странным последствиям.

Любопытно, что там такое было прописано... Хотя вряд ли теперь получится понять, да и незачем, на самом деле.

Параметры 8-ми слойки 2-х слойку попали, судя по всему повлияла галка Design Setting.

По идее кол-во слоев не должно на логику пинаута влиять, а здесь похоже туда изменения закрались, раз на нумерацию пинов кричало.

С Capture пока отношения не сложились, рисуем в HDL и разводим в PCB Design

Коллеги, подскажите пожалуйста, кто сталкивался?
Изучаю версию SPB17.2 после 16.6. Почему то не работает Backannotation в направлении PCB->SCH. Из PCB создает нетлист, а при попытке вгрузить его в CaptureCIS выдает ошибку: cannot find either feedbackview.cdsz.

PCB_Editor должен создавать файл .swp, через утилиту genfeedformat.exe, но не может его создать, пишет "отказано в доступе".


Вот еще реально проблема: приложение allegro.exe не добавляется в перечень программ "открыть с помощью..." (для открытия файла .dra или .brd)
причем в системе есть переменная PATH со значением C:\Cadence\SPB_17.2\tools\bin

Попробуйте перенести пути относящиеся к Cadence в начало переменной РАТНю

вылечилось скачиванием и запуском утилиты OpenWithAdd.
Пути на всякий случай добавил в начало переменной PATH. Заметил , что в системе не была создана переменная CDSROOT -> создал.

Коллеги, можете подсказать?, никак не могу допереть, в каком месте нужно прописать путь для проектов PCB по умолчанию.
Переставили пакет офиса, и все новые проекты начали ссылаться на папку ...Microsoft Office\Office14.
И что характерно, требует, чтобы сопровождающие файлы (color..) лежали там же, а если открываешь проект из другой папки, а потом пытаешься сохранить, он выдает, что этот проект в папке Office14 не найден.
В системных переменных такого адреса нет нигде. Создал руками пользовательские переменные CDSROOT, CDS_SITE, HOME, Allegro_SITE - все одно, проекты PCB тянутся в этот Office14

Работаю в Orcad 16.6 - S073. Развожу диф. пары в PCB Editor и постоянно возникают с ними проблемы. Например, на картинках видно что если вести начинаю от вывода A8 то все норм, если от A9 то уже просто одиночный проводник. И даже в первом случае, нарисовав часть диф.пары в дальнейшем продолжить ее уже получается опять только одиночными проводниками. Причем в проекте такая проблема возникает лишь с избранными сигналами.

А еще хочу узнать, почему два сегмента Cline не всегда автоматически объединяются?

Режим Single trace mode отключен?

По второму вопросу - не объединяются в смысле не становятся единым сегментом, хотя расположены по одной оси? Если вопрос в этом, то ответ кроется в том, что у вас часть сегмента является составной частью модуля. Ромб как раз об этом и говорит, что в данном месте происходит соединение сегмента, относящегося к модулю с сегментом, не относящимся к модулю. Как это лечить, кроме как Disband group сейчас не подскажу.

Спасибо!

Смена режима разводки вывода A9 вообще не доступна, так же как и в случае продолжения разводки диф. пары в данном случае.

Странно. Судя по скриншоту у вас А9, когда начинаете трассировку с него, не принадлежит дифф. паре. Иначе была бы доступна опция Change control trace.

DB doctor из платы пробовали делать? Дифф. пары правильно указаны?

Проверку делал, не помогло. Да в том то и дело, что если начать вести от A8 то диф. пара ведется.

Проблема ушла как-то только на плату выставил все элементы данной цепи.

Нажмите для просмотра прикрепленного файлаТолько привыкнешь к одному расположению кнопок, как опять нужно привыкать.
Полчаса искал кнопку Import Netlist, а оказывается вон как. В последнем Hotfix-е все поменяли- было и стало:

Да, оркадовское меню сильно отличается от аллегровского, хотя на самом деле один и тот же исполняемый файл. Разница в лицензиях творит чудеса...

Можно в Settings установить флажок, чтобы было одинаковое меню у OrCAD и Allegro.

Вот бы еще Settings найти.

Поищите в Setup->User Preferences в разделе UI:

Нажмите для просмотра прикрепленного файла

Это скрин для лицензии аллегро, но для оркада настройка должна быть там же или где-то рядом.

Нашел, только галочку поставили без моего ведома. Вот теперь думаю нужна ли галочка или оставить все как было. Вроде уже привык.

Господа знатоки, появился глупый вопрос.

Работал я в OrCAD/Allegro и не о чем не думал. Но вот попал на одно предприятия, где используется Linux версия пакета. Как оказывается под Linux нет схемного редактора Capture и никаких его разновидностей. Вся работа осуществляется на сервере через удаленный рабочий стол.

Так вот вопрос, что может заменить схемный редактор в Linux версии. Какие могут быть варианты работы?

Думаю родной Design Entry HDL должен быть под Linux-ом. Других схемных редакторов в пакете не видел.

Уже появился новый схемный редактор SDA, на замену старому HDL. Работает под Linux.
Пока он в тестовой эксплуатации, у нас в тестовых лицензиях уже есть, можно посмотреть.

А что-нибудь почитать/посмотреть есть?

Background при разводке печатных плат какого цвета предпочтительней?
Не нравится мне черный.

На вкус и цвет... Тут как сами выберете. В ПКАДе когда-то работал на сером фоне, похожем на цвет панелей окон винды, но там такая цветовая схема достаточно хорошо выглядела. В Аллегро так и не сумел получить подобной, поэтому остался на дефолтовом черном фоне.

Коллеги, приключилась такая трабла:
при запуске User Preferences - не отображается содержимое разделов.
Выдает Selected category has no contents at this level. Что это за Level, и как это можно вылечить?

Там и не должно ничего быть- все настройки в подменю: нажмите "+" перед иконкой папки, и все появится.

В этом и проблема. никакие настройки и поля не появляются. Хотя содержимое env файла - подгружается, и исполняется.

Теперь и сам в вопросах-имеются две схемы сделанные в Capture, идентичные на 75%(компоненты,связи и пр), т.е по сути 2 варианты одной и той же борды. Однако имеется загвоздка: компоненты из одинаковых блоков имеют разные дезигнаторы, соответственно при импорте нетлиста плата разваливается.

Как быстро делать либо одинаковые дезигнаторы или заставить аллегро понять что нужно?

Может, через reusable block?