Что именно не получается? Проще всего создать пад без открытия на слое пасты, а на уровне футпринта нарисовать нужной формы шейп(ы) на слое пасты.

Т. е. рисовать прям на футпринте в классе Package Geometry шейпом и пасту и маску?

Ага, самое просто и быстрое решение. Особенно с использование Z-Copy. Маленький пад только меди и на нем нужной формы и кол-ва шейпы меди-маски-пасты.

Добрый день!
В версии 17.2 перестал работать "Fiber Weave Effect/Add ZigZag Pattern" ! В версии 16.6 все работало.
Есть ли информация, когда планируется это исправить?

Да, появляется ошибка. Оставил заявку на суппорте Cadence.
Хотя это ведь Unsupported prototypes)

Помогите пожалуйста!
Сделал проект схемы, перевел в на плату. Все хорошо. Обнаружил ошибку на схеме, исправил. Нажимаю Create netlist - и выводит ошибку ссылаясь на netrev.lst

В чем может быть проблема?

Вот часть его содержимого:

CmdLine: netrev.exe -y 1 -i D:\ALLEGRO_DATA\DOC_PLIS\ALLEGRO D:\Allegro_Data\Doc_PLIS\allegro\PLIS-brd.brd D:\Allegro_Data\Doc_PLIS\allegro\PLIS-brd.brd

------ Preparing to read pst files ------

Starting to read D:/ALLEGRO_DATA/DOC_PLIS/ALLEGRO/pstchip.dat
Finished reading D:/ALLEGRO_DATA/DOC_PLIS/ALLEGRO/pstchip.dat (00:00:00.32)
Starting to read D:/ALLEGRO_DATA/DOC_PLIS/ALLEGRO/pstxprt.dat
Finished reading D:/ALLEGRO_DATA/DOC_PLIS/ALLEGRO/pstxprt.dat (00:00:00.27)
Starting to read D:/ALLEGRO_DATA/DOC_PLIS/ALLEGRO/pstxnet.dat
Finished reading D:/ALLEGRO_DATA/DOC_PLIS/ALLEGRO/pstxnet.dat (00:00:00.44)

------ Oversights/Warnings/Errors ------


#1 ERROR(SPMHNI-191): Device/Symbol check error detected.

------ Library Paths ------
MODULEPATH = .
C:/Cadence/SPB_17.2/share/local/pcb/modules

PSMPATH = .
symbols
..
../symbols
C:/Cadence/SPB_16.6/share/local/pcb/symbols
C:/Cadence/SPB_16.6/share/pcb/pcb_lib/symbols
C:/Cadence/SPB_16.6/share/pcb/allegrolib/symbols
D:/Allegro_Data/Library/DRAPSM/

PADPATH = .
symbols
..
../symbols
D:/Allegro_Data/Library/DRAPSM

Из приведенной части не понятно, что за ERROR(SPMHNI-191) и в каком именно компоненте она возникает. Попробуйте не апдейтить плату, а только генерить нетлист, возможно выпишет больше деталей ошибки и укажет конкретный компонент в котором проблема.
А так - смотрите что исправили, проверьте нумерацию/уникальность пинов, соответствие кол-ва пинов в символе схемы и в футпринте РСВ.

В том то и дело, что изменил только название цепи. Кстати сейчас экспериментирую, проблема не с платой - а со схемой! Даже пытался эту схему на чистую плату, тоже самое. Создал новый проект - перекинул на плату, то там все работает. Вообще странно что ошибок программа не выводит, мне кажется это баг cadence. Как можно качественно проверить схему на ошибки? Заранее спасибо!

Я же писал - попробуйте не апдейтить плату непосредственно, а только сгенерить нетлист.
Проверки тоже есть, по памяти не скажу точно где и какие, вечером могу сделать скриншот.

Для эксперимента удалил из библиотеки посадочные места нескольких компонент. В итоге эта ошибка стала дублироваться видимо для каждого компонента. Комментарий по ошибке так и нет. Видно что чтото не хватает, может где то в настройках можно чтото добавить, чтобы он коменты писал? замечу что раньше он все нормально писал. Уже мысли о сносе ПО

Ну снести проще всего, конечно. Разбираться сложнее. Выложите проблемную схему, вечером посмотрю, что с ней не так.

В меню Tools есть Design Rules Check. Вас дожна главным образом интересовать вкладка Physical Rules:

Нажмите для просмотра прикрепленного файла

Чтобы эти правила проверялись на первой вкладке надо выбрать весь дизайн и их проверку:

Нажмите для просмотра прикрепленного файла

Собственно именно нарушение physical rules приводит к невозможности сгенерить нетлист/проапдейтить РСВ.
Проверьте весь дизайн, проверьте постранично и посмотрите, что оно там будет рапортовать.

Большего не видя схемы сказать проблематично, разве что догадки строить.

Позвольте быстрый вопрос.
Есть созданный ранее ssm ( shape symbol ), хочу внести в него изменения, но не понимаю с помощью чего его открыть?

Нашел! =) Отмена.

Добрый день.

Для продукта FPGA System Planner в меню "Help - Examples - ..." предлагаются примеры проектов (aprotocol_chain, qdrii_rldii_dqsmode и т.п.).
Где я могу найти сопроводительную документацию (tutorial guide) по этим проектам?

С уважением,
Дмитрий.

Подскажите, пожалуйста, как конвертировать схему и библиотеки компонентов из Altium Designer в Cadence Allegro?

Сохранить их в текстовом формате, и воспользоваться функциями импорта из Альтиума в Allegro.
Там есть и соответствующие туториалы.

Господа, есть вопрос по IPC7351, а конкретнее наименование футпринта корпуса.
К примеру компонент ADUM5010ARSZ:
Orcad library builder называет его SOP65P780X200-20N
Library Expert Lite называет SOP20P65_720X780X200L75X30N

Обратите внимание в первом случае 20N - обозначает кол-во пинов, во втором 30N - обозначает уже номинальный размер ширины вывода (т.к. min 0.22 max 0.38)
Как все таки должно быть по IPC ?

PS.
Да и вообще во втором случает в имени зашифрованы все геометрические размеры, а в первом только шаг,высота и один габаритный размер.

Во-первых, название которое дает PCB Library Expert очевидно в приоритете потому что это единственный по-настоящему IPC-compliant калькулятор. Во-вторых, про naming conventions можно подробно почитать в их документах а также истории версий- все сразу встанет на свои места. В-третьих, буква N обозначает Nominal Desnity в обоих случаях, поэтому не нужно ее прикреплять к цифрам в вашем примере .

Спасибо за наводку.
Вот нашел про букву N в конце названия. Действительно получается она обозначает плотность на топологии. Но у меня вопрос почему Вы считаете что ее можно не прикреплять к названию моего примера? Как я понял при генерации футпринта размер контактных площадок будет зависть от плотности (M,N,L) ? Значит один и тот же футпринт с разной буквой в конце имеет разные размеры.




Здесь вообще интересно. Вот три версии IPC разных годов:
1. 2005 год


2. 2010 год


3. 2016 год с сайта PCB LibraryExpert


Везде naming conventions разные для SOP. Я не пойму, они каждый год меняют стандарт названия Land Pattern Name ? В итоге нет единого наименования посадочных мест если библиотека дополняется со временем (а имя становится все длиннее...).

Потому что в контексте она не относится к основной части вашего вопроса.



В целом да, но тут более интересны сами настройки калькулятора: я сам названия по IPC не использую вообще никогда по ряду причин, однако за настройками выхлопа по каждому корпусу слежу очень пристально- могу с уверенностью сказать что с осторожностью нужно относится не к названиям, а мажорным апдейтам. Сейчас например уже доступна 2017 версия, но предпочитаю гонять пока самую последнюю из 2016 ветки- хочется дождаться примерно 2017.20. С новыми версиями несколько раз сталкивался с серьезными проблемами- впрочем это ситуация общая для любого софта.

Не могли бы уточнить чем Вам не нравятся IPC имена ? Ведь только таким образом можно однозначно описать тот или иной корпус?
А по поводу новых версий от 2017 го года, я думая что разработчики должны были учесть предыдущие ошибки о которых вы говорите.

Вот я сделал футпринт в 2016-10(слева) и в 2017-03(справа). Видно что они отличаются падстэками R170_46M180_56 и R190_48M200_65 соответственно. Настройки в обоих случаях одинаковые.

Да ничего подобного



Опираясь на принципы бритвы Оккама и KISS считаю в корне ущербной идею когда якобы для ясности нужно сначала "зашифровать/закодировать" парт а потом провести обратную операцию. Гораздо боле интересным вариантом является наименование для кастомных партов а именно Mfr_MfrPN. В наиболее общем cлучае использую имя типа MANUFACTURER_ PARTNUMBER(CASE_CODE)-DENSITY, например TI_TPS6030(S-PDSO-N10)-N



Вот поэтому и не тороплюсь с обновлением пока- результат слева выглядит более адекватным. По ряду причин с опаской отношусь к свежим версиям в которых изменили пересчет паттернов.

Бред(С). Десятки разных чипов от одного производителя в одном и том же корпусе и десятки идентинчых футпринтов в библиотеке.

Никакого бреда- один корпус на такой то парт, и бранч от ЦБ на конкретную библиотеку к конкретному проекту(т.е никаких копий в ЦБ). Без каких либо вложенных зависимостей притом. Но допускаю что представителю "серьезного бизнеса" концепция может показаться сложной, да

Дадада, это так прекрасно согласуется с "принципами бритвы Оккама и KISS"(С), я так и понял. Именно что проще некуда. А эти рабочие группы в IPC генерят всякую чушь, чо их слушать вообще...

Именно- максимальная простота и понятно даже джуниорам. При этом годится для подавляющего числа случаев.



"Продут" вашей жизнедеятельности дедукции оставим на вашей совести, отмечу лишь только что в контексте naming conventions стандарт задумывался для того чтобы облегчить жизнь людям которых по тем или иным причинам не устраивают другие варианты, в том числе предложенный мной. Ничего сверхъестественного тут нет.

ЦБ, SVN, БД и т.д... Так каким, конкретно в случае с Аллегро, будет название файла .dra для приведенного TPS6030?

В минимальном случае, это очевидно TI_TPS6030 В случае более подробного названия конечно придется брать во внимание список допустимых символов в названии.

Т.е. где-то в библиотеках будет футпринт(файл) TI_SN75LVCP600S, идентичный вышеназванному. И что в этом интересного? Ну для какого чипа предназначен, конечно, сразу ясно. Но тип, размеры и остальные детали вообще не видны - что тут удобного?

Да, все верно.



Сами себе ответили, от себя добавлю что гораздо более читаемыми выглядят не "зашифрованные" данные о механических параметрах, а непосредственно понятная любому человеку информация по которой видно сразу к чему футпринт подходит. И хотя это вообще говоря по стандарту(см. картинку), считаю вполне приемлимым использовать такой подход и для обычных партов добавляя модификаторы для ясности, в частности тот же case code.

Для уникальных корпусов такой формат однозначен, это само собой. Но что уникального в корпусе, который встречается не один раз? Они собственно в своих доках повторяют тот же IPC Name Convention:

Нажмите для просмотра прикрепленного файла

Тут несколько двоякая ситуация- скажем для микросхем, пусть и стандартных, указанный мною подход применим уже как таковой. А вот в случае пассива все несколько иначе- можно использовать имя вроде STD_RES-0805 в качестве самого минимума, но 0805 бывают очень разные, например:



Кроме того, даже "одинаковые" 0805 от разных производителей могу иметь уже разные tolerances, что выдаст разный результат в расчетах. Т.е я клоню к тому что модификаторы очень к месту, и уже по ним можно легко сказать(при хорошем подходе) под что именно подойдет футпринт без всяких шифровок.

Так модификаторы и будут "шифровками", описывающими размеры данного конкретного корпуса. Тогда к чему в названии футпринта имя производителя и парт-намбер компонента, если такой же корпус будет и в других парт-намберах этого производителя, а в общем случае и у других производителей будет такой же корпус?
Понятно, что подходов к именованию может быть много, просто есть однозначный подход к описанию - размеры, и есть иные подходы, без размеров. Вот только чем они лучше так сказать "размерного" подхода?

Как раз наоборот- по ним изначально видно какой именно корпус без пересчетов данных из имени IPC. Те здесь упор сделан не на то какие размеры у футпринта, а к чему именно он подходит.


Именно в смысле геометрии конечно будут совпадении, но не в именах - и тут снова дело в читаемости и наглядности. Тут самое время вспомнить что я выше писал про ответвление от ЦБ для конкретного проекта.

TI_TPS6030 - к чему подходит однозначно видно, тут нет вопросов. Но какой именно это корпус - даже намека нет.



Ветвления со ссылками и т.п. это, конечно хорошо. Но если два разных имени от разных производителей указывают на идентичную геометрию, то зачем в названии этой геометрии(по идее единственный раз описанной в файле футпринта) названия чипов и производителей? Один раз описываем в названии геометрию и все, и тип корпуса и его ТТХ видны невооруженным глазом.

Именно, потому и предлагаю модификаторы.



Тут все очевидно- это например позволяет привязать разные 3д модели, что очень актуально для партов с разной высотой, а также разными конструктиынми особенностями например пад сверху как на картинке.



А вообще, именно для случая полного совпадения футпринта можно поступить как с вышеназванными STD_RES-0805, т.е например в минимуме STD_SOIC-16(которые по версии джедека)

Ну то есть к тому, как в IPC или в LE и приходим - стандартные футпринты со стандартными именами, уникальные через Mfg/Mfg.PN.

В целом да- именно так, но без шифрования/кодирования и пр., с максимальной читаемостью названий. При этом не сказать чтоб стандартных (читай, "одинаковых у всех") корпусов наберется так много как может показаться на первый взгляд.

Да какое ж это шифрование, когда просто описываются размеры корпуса - QFN50P600X600X100-41T365X200. Для читабельности разделители бы пригодились, но это уже дело вкуса и привычки.
Или о каком шифровании речь?

А вот именно об этом - "QFN50P600X600X100-41T365X200". Весь этот поток цифр и букв даром не нужен

Кому как...

Так я о чем и говорю Каждый организует библиотеку как ему нравится- метод предложенный мной в этом смысле не идеальный и не универсальный, а просто "один из".

Подскажите, пожалуйста, возможно ли применение русского текста в схемах? Интересует заполнение основной надписи по ГОСТу . Быстрый поиск дал ссылку на сообщение 2007 года, где говорится, что русский язык не до конца поддерживается. На дворе 2016 год, может что-то изменилось? Танцы с бубном при схемах больше 10 листов очень напрягают, хотелось бы прям из Allegro получать красивую схему.

в схемах - пожалуйста, нужен только шрифт. Хорошие гостовские шрифты идут например в конструкторском пакете компас, и в его бесплатном просмотрщике они тоже есть. в названия цепей только русский не пихайте.

вот со сборочным на плату прямо из allegro - действительно беда, приходится экспорт в dxf, и уже в другом сапре до ума доводить.

Спасибо! В Setup проекта изменение шрифта помогло. Русский язык есть.
Но осталась проблема с библиотеками. После добавления текста в библиотечный символ форматки, сохранения, закрытия, открытия текст просто пропадает.

В Allegro Capture CIS с этим все нормально. В Allegro HDL есть сложности.
У вас какой из этих схемных редакторов?

Вот как раз HDL. Сложности значит решение все-таки есть?

Есть решения, можем поделиться.
а) Allegro ManufacturingOption
б) Скрипт для русских надписей шрифтом ГОСТ прямо на плате
(решение б) получают пользователи, находящиеся на поддержке Cadence, но возможны варианты)

Добрый день.
Я в основном пользуюсь Менторовским Expedition, но тут понадобилось сделать реверс-инжиниринг одной отладочной платы, а она Аллегровская в виде *.brd файла

Соответственно сразу возникли дурацкие вопросы по интерфейсу AllegroPCB/AllegroFreePhysicalViewer.
1) Как отобразить номера ног микросхемы в удобоваримом виде, а не как на скриншоте в приложении?
В Менторе номера не зеркалятся и шрифты ни разу не настраивал и номер всегда внутри Pin находится целиком.
А тут они зеркальные и вообще не читаемые.

Нажмите для просмотра прикрепленного файла

2) Как быстро переключаться по слоям и видеть только один слой?
Чтоб как в Expedition: включил видимость одного слоя и кнопками клавиатуры бегаешь по всему стеку слоёв, видя только текущий слой, а если припрёт - кракозябру нарисовал ПКМ - и включаются все слои.
Как медленно это сделать нашёл два способа: через ColorDialog и через менюшку внизу в статусбаре.
Но у меня там когда включаешь новый слой видимость старых остаётся, и приходится тратить кучу движений чтобы их отключить.
Может есть какие-то горячие клавиши или галочки в настройках?

P.S.
Я бы сконвертил, но несколько попыток не удались - Менторовский конвертер вылетает с красным крестом на одном и том же месте в середине, хотя всё делал по converting user guide, с запуском скриптов из Аллегро.

Добрый день.
Тут все очень непривычно по первости, и чаще всего можно сделать несколькими способами. Если надо быстро по меди, то на панели Visiblity есть галочка Enable layer select mode. включаете её и потом нажмая на слой он подсвечивается, остальные гасятся.