Здравствуйте, гуру!

А) вопрос про Pin/Part Swapping на примере "два по [четыре линии буфера с разрешением]" SN74HC244.
Как правильно заполнить таблицу замены, чтобы:

1. внутри каждой из двух частей можно было менять ПАРУ вход-выход.
2. менять части части друг с другом.

Б) где настраивается шрифт, которым на схемах у выводов микросхем пишется "Display name" и "Designator"?

AD 9.4.0.20159

Нету такой фичи

Добрый день всем! Не смог найти информацию, решил просить помощи). (действительно не хватает в ответах - разделения по направлениям..PCB, SCH LIB...)
Ad10.
1. Вопрос.
Сделан внутренний экранный слой GND. Цепь GND, подключена к нему. В правилах указано Direct connect. Via direct connect.
Но на картинке видно, что Via (GND) не подключилось к внутреннему слою.. Где искать ошибку?
2. Вопрос
Как сделать крест показаный на картинке , обозначающий подключение Via или Pad к внутреннему слою питания?
Картинка с учебного проекта DB31. Изучил проект на эту тему- не нашел ответа
3. Вопрос
PCB Inspector Редактирование одинаковых параметров.
В AD 9, вроде бы такого вопроса не возникало, поскольку разобрался. Но в 10 версии АD, вроде произошли изменения. А 9ку уже снес..

Как изменить размер шрифта , допустим у всех компонентов с посадочным местом 0603?
(Пробовал, так. Выбираю один компонент 0603, затем Поиск подобных компонентов по Footprint- Всплывает окно Инспектора.. КАРТИНКА показана..
И где менять параметры шрифта? Ранее в 9ке, вроде было возможно найти окошки с размерами шрифта. Здесь найти не смог (.
Возможно нужно где то настроить Инспектор!?
Такой же вопрос , естественно и с другим обьектами.. Как изменить все одинаковые Via ( добавить например маску).

Спасибо.

Как вариант, по пробуйте так. Сделав одно плавное сужение, далее просто копируем и внедряем на другие цепи.

Потребовалось на схеме элемент поставить в зеркальном виде (не повернуть) и не нашёл такой функции отражения .....
или её нет для элементов схемы вовсе ?
и вид элемента - придётся править в схемном редакторе библиотеки ?

Хватаем мышкой элемент жмём TAB. В окне свойств ставим Зеркально (Mirror).

Выделяем символ и кнопкой x или y зеркалим изображение

1 А на картинке не видно что Plane назначен земле. Былобы такое-- сталоб так, как на второй картинке
2 Если оно подключено-- крест сам формируется. В общем его наличие и говорит, что есть подключение\
3. абсолютно также как в 9 тут ничего не поменялось

У вас первый столбец сделан маленьким. Надписей не видите. Так бы нашли.
сделайте размер отображения столбца больше--- вопрос и отпадет

неужели никто не заморачивался с PIN SWAPPING... и все время вручную менять ячейки микросхем

Здравствуйте!
Как правильно размещать версию платы на Silk'e? Проект в Subversion, на плате создаю строку с текстом ".VersionControl_RevNumber", включена обработка специальных строк. Эта строка при помещении отобразила "14 [Locally Modified]". После того как в меню Storage Manager делаю Commit для файла платы - надпись сама не меняется. После того, как двойным шелчком захожу в свойства надписи, жму ОК и выхожу - надпись меняется на нужную, но если после этого сохранить плату с нужной надписью - то снова в Storage Manager отображается, что плата изменена, и, соответственно если снова зайти в св-ва надписи - ОК - выйти - снова дописывается, что [Locally Modified]. Какой-то замкнутый круг.
Как это правильно сделать?
И ещё, можно ли удалять старые ненужные ревизии платы из VCS Revisions, а то в процессе экспериментов их насобиралось несколько десятков.
Заранее спасибо.

Спасибо огромное Владимир, за оперативный ответ!
3 пункт с Инспектором -все ясно..

'"1 А на картинке не видно что Plane назначен земле. Былобы такое-- сталоб так, как на второй картинке"
Показываю картинку стека слоев. Может не правильно сделал раздельные Plane?

2 слой назначен по умолчанию 3.3 вольта. Это означает, что по умолчанию основной будет это питани. При разрыве островов-- новому тоже будет присвоено это питание
3 слой ничего не назначено. и должно быть назначено уже в PCB. То есть тоже, что и 2, только все вначале никуда не подключено

Вот спасибо - помогло
а то все FAG перерыл и ничего .....

В начале, до разделения слоев, в Стеке назначены 2 основных : Power net +3.3v : GND net GND.
После прорисовки в слое Plane GND - дополнительного полигона и назначении ему цепи GND_232, в стеке меняется название цепи с net GND на Multiple Nets, что в принципе логично.
Слой Power, пока не трогаю...
Ок.. буду "копать" в этом направлении.

"2 слой назначен по умолчанию 3.3 вольта. Это означает, что по умолчанию основной будет это питани. При разрыве островов-- новому тоже будет присвоено это питание
3 слой ничего не назначено. и должно быть назначено уже в PCB. То есть тоже, что и 2, только все вначале никуда не подключено"

В альтиуме этот геморрой разгребать никто первым браться не хочет.
быстрей на схеме поменять. я лично так и делаю.

А чего там разгребать. Оно работает
Но работает так, что лучше бы не работало.

так и я про то же. для себя считаю что она не работает.

Да Остап говаривал похожее про мальчика

Про PIN SWAPPING как говорится: "Вас понял." Может "поэтому" даже в самих библиотеках АД взаимозамена не заполнена...

ну а "где же настраивается шрифт, которым на схемах у выводов микросхем пишется "Display name" и "Designator"?"
Всю голову сломал, все настройки перерыл, никак не могу поменять номер ноги микросхемы и ее функцию на курсив...

Установил AD 10 . При проектировании ПП Выполняю Файл->Импорт и не могу добавить DXF, есть только rte формат. В чём дело?

ПКМ-> Document Option-> Change System Font




Это теперь в плагинах, загрузите с альтиума: DXP->Plug-ins and updates

нету у меня такого. см. скрин

в библиотеке это не доступно. только в схемах

это делается на схеме.
При этом изменится шрифт пинов Name и Designator
В библиотеке же они всегда будут отображаться Times New Roman-ом

А RefDes и Value на компоненте меняется на самом текстве в библиотеке.
можно сделать скопом выделив все параметры во всех компонентах библиотеки одновременно и поменять.
А для вновь созданных параметров необходимо установить дефолтный шрифт в
O-Defaults Primitive, там выбрать единицы, в которых Вы работаете и откорректировать Parameter

понял.спасибо.

Простой (?) вопрос. Залил одну сторону - Polygon Pour. Имеются неметализированные отверствия. Производители пожаловались что края отверствия слишком близко к фольге (8 мил) а они хотят не меньше 10. Какие настройки заставят AD 9.4 залить отступив подальше?

И еще. Надо сделать 2 Ш- образные платы. Разные. Одна "входит" в другую, так что можно сильно съэкономить на размере заготовки. Как объединить 2 в одну? Уже после генерации герберов наверное?


Спасибо.

Создать правило
IsPad And (PadIsPlated = 'False')
InPoly
Задать свой зазор



Если знаете как с герберами работать, то лучше, конечно, после генерации в CAMе сделать.
Но можно и в альтиуме.
Place/Embedded Board

Здравствуйте!

Подскажите, как в Altium сделать вырез окружности в заливке полигона? Надоело подгонять многограник с множеством граней!

Нарисовать окружность нужного диаметра, на нужном слое.
Далее: выделить эту окружность Tools-> Convert->Create Cutout from selected primitives
и перезалить полигон.

Спасибо, получилось. Я пытался сделать IsPoly, вместо InPoly. Для полноты картины добавлю что съело правило только со скобками вокруг всего, т.е.
(IsPad And (PadIsPlated = 'False') )

Подскажите пожалуйста :

Перехожу в редакторе плат в 3D . Когда возвращаюсь в 2D , обнаруживаю что в Design > Board Layers and Colors > Viev Options сбросилась галочка Convert Special Strings , и все мои десигнаторы превратились в строку .Designator . Можно как-нибудь сделать , что бы она не сбрасывалась ?

Еще вопрос по неподключенным падам и полигонам.
Часто через неподключенный пад катушки мы проводим трассу или заземляем его. Я организовал класс падов FreePad и сбрасываю в него неподключенные пады. Для FreePad в правилах разрешил КЗ на любую цепь - все работает, т.е. если провожу трассу через свободный пад, это не вызывает ошибки при DRC.
НО: полигон отказывается заливать свободный пад, и сплошная медь образуется только, если я проведу трассу через пады, и если эта трасса шире пада (с учетом зазоров заливки полигона).
Что делать, как заставить свободные пады присоединиться к цепи, заданной внешней проходящей трассой?

Она возвращается к сохраненнным настройкам.
Настройте 2D как вам нравится и внизу слева на первой вкаладке слоев есть ссылка на сохранение параметров

Я если заливаю свободные пады полигоном, то присваиваю паду тот NET который имеет полигон.

Это легко и очевидно, но ровно до следующего обновления платы из схемы, после которого эти присвоения пропадают. Приходится всякий раз вручную снимать галки в тех правках, которые ты хочешь проигнорировать

Понятно дело, по другому "инородный" пад не зальет.

Нельзя ли гибко-жёсткую плату увидеть в 3D так, что бы гибкая часть была тоньше не гибкой ? В не гибкой части 4 слоя, в гибкой 2.

Можно ли у площадок поверхностно монтируемого компонента отключить слой для нанесения пасты (Top Paste)? У меня тут ВЧ-разъем, монтируемый на площадки на торце платы, и наносить туда паяльную пасту некорректно, т. к. этот разъем планируется доустанавливать вручную.

Есть ли возможность как-то "циулировать" учаток схемы? Например, если нужно подключить параллельно десяток резисторов, то было бы здорово нарисовать первый и последний, а рядом соответствующий диапазон десигнаторов.

Я думаю Вам нужно освоить многолистовые схемы и иерархические проерты.

Поставить в свойствах пада отрицательный и больше половины пада отступ.


Нажмите для просмотра прикрепленного файла

Спасибо, сработало. Сам бы не допер наверно.

это умеем) но сие не всегда подходит благодаря (или из-за) наших ГОСТов. Других иструментов видимо нет( Придется лепить десятки листов

Подскажите, плз, почему после автотрассировки часть дорожек очевидных ситус не может провести сам (C4 c C2)?
и как получить весь список неоттрассированных дорожек?

Какие правила, такая и авторазводка

подскажете, какое правило за это отвечает?

Тысяча и еще одно.
хотите потратить время на авторазводчик-- изучайте.
я бросил это занятие сразу, как попробовал лет 7 назад

рекомендуете только ручную разводку?
А материнские платы для компа, например, тем же альтиумом разводят? И тоже вручную? Т.е. Альтиуму такие многослойки по плечу?
Где матириал прочитать можно про моделирование аналоговых схем в нем?

А выдумаете через заветные слова Сим-Сим откройся?
Моделирование отвратительное

итог- разводку надо делать только вручную?
а кто-то хвалил моделирование у Альтиума. Что посоветовать можете тогда, если сравнивали с Альтиумом?