Спасибо занаводку! Установил IsVia для первого объекта и всё сработало.

Подскажите:
нет ли инструмента для того что бы оценить количество металла в слое, что бы делать слои симметричными относительно середины платы ? На глаз получается плохо, тонкие платы ведёт в печи.

http://electronix.ru/forum/lofiversion/ind...hp/t115959.html
Рекомендации, чтобы не повело в печи оплавления

Отличный текст приложили, спасибо!

ad16

1)Хочу включить отображение номеров пинов. в свойствах УГО можно поставить галочку "Show All Pins On Sheet". Как это сделать через SCH Inspector? Не могу в инспекторе найти это свойство.

2) Выделяем любой элемент на схеме. Смотрим SCH Inspector. Много свойств. есть свойства-сылки, например Part-Comment. Кликаем по нему, появляются новые.... скажем подсвойства Part-Comment. Как в инспекторе вернуться из подсвойств в свойства?

1 Show All Pins On Sheet скрывает или показывает сами выводы, но не номера. Если выделить именно PIN галка Show Designator отобразит номера выводов
2 ищите строку Owner

Не помогло.... Show Designator именно у пина в редакторе принципиальной схемы не на что не влияет. Show All Pins On Sheet в свойствах компанента - см рис1. На рис 2 и 3 эффект от галочки Show All Pins On Sheet - номера пинов есть или нет.

спс, нашел.

Нет этого свойства в SCH Inspector?

Show Designator ищите.
Строка появится если выделены именно Pin

Не понял.
Мне нужно во всех элементах, которые есть транзистор IRF7380PbF, сделать так, чтоб отображались номера пинов, временно, для трассировки. Я в редакторе схемы выделяю один парт, т.е. один транзистор, например VT3A. Потом через Find Similar Object... выделяю все остальные транзисторы IRF7380PbF. Теперь всем этим выделеным элемента я хочу сказать "Покажите ножки". ОТкрываю инспектор SCH Inspector - в нём должны быть все общие свойства выделенных УГО. отдельно у каждого уго есть свойство "Show All Pins On Sheet". Если галочку поставить, то номера пинов отобразятся на принципиальной схеме. Лазить по всем УГО - муторно. я хотел через инспектор изменить у всех транзисторов отображение номеров пинов. В испекторе не могу найти свойство "Show All Pins On Sheet".
А как это сделать через пины?


А таки нашел это свойство.... Свойство элемента "Show All Pins On Sheet" в инспекторе SCH Inspector называется "Show Hidden Pins". Вопрос снят.

Такой вопрос:

В одном устройстве есть стоят две печатные платы. Они тесно связаны между собой, проектируются и производятся одновременно, но увы, их не объединить в мультиплату, они разной толщины.
Отсюда вопрос:
Обязательно ли делать для каждой платы отдельный проект Альтиум ? Нельзя ли в одном проекте работать с двумя файлами PCB, что бы одни листы схемы грузить в один, другие в другой, затем вывести для каждого герберы, и что бы всё это было удобно ?

нельзя

ищите возможность гибко-жестких плат, без гибкой части. Там Layerstack настраивается индивидуально

Знаю про гибко-жёсткие.
Но это не то.
Нужно просто сделать две отдельные платы, и вывести два комплекта герберов, что бы одну произвести одной толщины, другую другой.
Конечно, можно положить две платы в один PCB , сделать один гербер, и говорить производителю про разную толщину, но думаю что это лишняя путаница и издевательство над производителем.

+1

Добрый вечер.
При создании обычного символа+футпринт можно назначать соответствие номеров пинов,
И сделать так что бы пины с номерами 1,2,3 в символе соотв. пинам 4,5,2 в фтпринте, например.
Но если я пользуюсь БД для создания библиотек, как выполнять эту настройку?

В БД только атрибуты компонента, но не графика или карта пинов. Поэтому символьная либа все равно нужна и в ней соответствие пинов и будет.

А зачем это?

Чтобы всех запутать, в том числе и себя

и сидя в кабинете директора перед сгоревшим устройством объяснять что это ПО такое кривое

Здравствуйте все!
В моём проекте многолистовая схема импортирована из PCAD 2006, а плату я рисую в AD. При импорте возник новый лист, на котором мои старые листы обозначены прямоугольниками, типа верхний уровень. Есть идентификаторы цепей трёх видов: порты (появились при импорте), метки цепей (это я наставил при доработках) и силовые порты (появились обоими путями). Net Identifier Scope стоит Flat.
Всё было хорошо. Мне понадобилось добавить в схему несколько одинаковых каналов. Проблема в том, что входы и выходы схемы канала не подключаются к цепям верхнего уровня (силовые порты подключаются).
Подскажите, пожалуйста, что надо поправить?
Заранее признателен.

А нужен ли этот верхний лист? Я его удаляю всегда.
Auto нормально определяет зачастую.

Есть не просит, пускай будет. Я и правда не знаю, нужен ли он

Для моего проекта вылезает куча ошибок вида Duplicate Net Names Wire, Net ... has only one pin и прочих. При Flat ошибок нет, кроме тех, которые появились вместе с каналом.

Тогда "иерархию" попробуй поставить. У меня похожая схема работает.

Вообще при импорте вместо net_label ставится port, я переделываю имена всех цепей как положено. Зачем там порты?

Владимир Пожалуйста подскажите на конкретном примере, как организовать каскадное соединение множества листов, где выходы предыдущих соединяются со входами последующих. Но главное то, что вход самого первого каскада идёт на мк. Третий проект с одной и той же задачей. Очень нужна ваша помощь.
P.S количество однообразных листов 96.

http://www.altium.com/files/training/modul...et%20design.pdf

Что то я там не увидел, как строить каскадные схемы.

Последовательно соединенный 96 идентичных канала? Типа базовой ячейки усиления?

Это светодиоды с некоторым обвесом, подключаются они каскадно, данные идут с первого к последнему. На первый приходят от мк.

если в обвязки меньше чем 10 элементов в канале-- смысла нет заморачиваться. Ничего не выиграете.

Здравствуйте все!
Скажите, пожалуйста, какая максимальная глубина вложенности в иерархическом проекте AD?
Заранее признателен.

Больше 5 мне не попадалось.
Сколько не смотрел, но боюсь 255 будет ограничено

Такой вопрос. Переходим с P-CAD на альтиум. Поэтому есть вопросы относительно подключений, контактных площадок и т.д.

У меня есть точка для пайки которая обозначена точкой. Дальше ставлю так называемый порт (стрелочка ->) и в другом углу схемы у меня есть "приемная" часть в виде двух портов-стрелочек.
1) Как их правильно обозначать и назначать им тип? Чтоб не было подчеркиваний? Выводить десигнатор не положено, в пикаде обычно на такую стрелочку вешается порт и дальше все воспринимается как одна цепь. а как сделать тут? Назначить стрелке графический тип и вешать ИмяЦепи?
2) Название цепи @NetLabel@ сливается с проводником - можно ли как-то сделать отступ?
3) Порт (который желтый) - вообще непорядок, нормоконтроль убьет. Была идея сделать его невидимым (залить белым и прицепить точку для пайки) - есть ли какие-то более адекватные способы?

1) Используйте PowerPort, там даже ЕСКД-шные стрелочки есть.
2) Не понял.
3) Можно использовать глобальные NetLabel. ЕМНИП, по умолчанию они такие и есть.

2 нельзя
3. Вводите в СТП

Corvus, на скриншоте Буква N вплотную к проводнику

А по п.2 вообще нет вариантов, даже эрзац?
глобальные NetLabel наверное не катят, потому что нельзя использовать вложенные схемы. С СТП пока проблемы, поэтому и ищу альтернативы

Нет.
Рекомендую ставить на горизонтальные линии связи. Так и понятней схема читается

Для вложенных (иерархических) схем Альтернативы нет. Только СТП.
И порт-- это только цветочки

NetLabel надо ставить на горизонтальный проводник и тогда проблем не будет.



Если схемы не вложенные, т.е. проект типа flat, то как раз вам и нужны netlabel, порты не нужны.

Спасибо. И еще вопрос. Имеем УГО (скажем, кноденсатор), к нему в библиотеке подключаем паттерны 0805, 0603, 0402.... При рисовании эл. схемы выбираем нужный паттерн. А вот куда и в какой форме вносить данные, чтоб перечень элементов формировался максимально автоматически?
Вот, например, ATC600S430BW250X (0603-43 пФ±0,1 пФ-250 В) - можно впихнуть в поле комментарий, можно что-то сделать с доп полями.

вводите в один параметр весь текст или набирайте его из кучи параметров. Все в ваших руках.
Рекомендую использовать пользовательские параметры для этого

Смотрел урок у Сабунина, он под каждый номинал делает свой компонент в библиотеке.

Смущает только то, что номиналов будет очень много, и при работе со схемой придется 146+ раз править библиотеку. Зато один раз помучился и все, вроде как. Или есть более простые способы?

есть.
база данных. Excell, Acces и прочая
Лучше vault

Тогда параметры набиваются там

Владимир, а что есть vault?

Посягающая на PDM встроенная в алтиум
Для библиотек и проектов

Но стоит денег

подскажите, как получить на выходе БОМ, подобный этому?
Темплейты какие выбирать?

И вот такая засада. После какого-то изменения в схеме и передачи его в плату у какой-то микросхемы, затронутой этим изменением, на плате все выводы оказываются подключёнными к одной и той же цепи. Лечится удалением микросхемы из платы и повторным Design Update.
Что я делаю неправильно? Как бы этого избежать?
Заранее признателен.

Просто выбрать все нужные параметры, выводимые в BOM.
Предполагаю, вы не знаете про "output job file", поэтому объясню про него:
Это средство вывода всей документации.
Правый клик по проекту > во всплывшем меню add new to project > Output job file
В самом Output job раздел "report outputs" , в нём "add new ....."
Появится BOM. заходите в него и настраиваете нужные параметры

Баг в студию.
Не видел такого ни разу

спасибо.
Только мне кажется- тоже самое можно из меню Reports- Bill of Material.
Нужно было просто в темплейтах пустое место оставить.

Да вот оно Это ссылка на Яндекс-Диск, чтобы не захламлять форум: https://yadi.sk/d/diGbaI5OxhTVj
Это произошло с микросхемой D15 после того, как я поменял местами каналы ОУ, перетащив метки. В архиве же файл PNG со скриншотом D15 на плате..

В общем я так и предполагал.
У вас в Footprint ошибка: Все PAD имеют свойство Jimper=1. Это означает для алтиума, что они внутренне соединены, и об этом честно говорят дуги, соединяющие эти PAD.