закрыть в алтиуме базу. Не умеете-- закройте алтиум. Тогда даст.
Хотя база а екселе мне всегда не нравилась.

И всего-то. Огромное спасибо!

Почему?

Я уже неоднократно отмечал - http://electronix.ru/forum/index.php?s=&am...t&p=1445714

Да, но все рано не удобно.

не решает вопроса уникальности.
Легко и просто сделать ошибку
Ненароком можно нарушить ранее правильно введенную строку
...
Я думаю пользователи еще добавят.
Я уж лет 8 не использую такие

Долго мучался, чтобы научить Altium делать различный отступ для различных полигонов Polygon Pour.
Сначала научился создавать классы полигонов и назначать их полигонам - делается в Design/Classes - там ПКМ по Polygon Classes -> Add Class - называем - перетаскиваем полигоны-члены класса в правое окошко и готово.
Долго немог найти подходящее правило в Rules. Оказывается это "InPolygonClass('testclass')"... Ну и далее все понятно.
Вот уже хотел тут задать вопрос и нашел это правило. Решил всетаки написать.

Еще вопрос назрел - как в Design Rules задать правило для полигонов с определенным именем? Я так понимаю, что именау них могут повторяться и было бы удобнее не возиться с классами, а просто присваивать нужные имена..

InNamedPolygon - использовал, работает.

Повторяться-то могут, но по идее это не правильно. Каждый должен иметь уникальное имя.
А так это будет "IsNamedPolygon('testpolygon')" и т.д.

а вы найдите полигон через Find similar object, и поставьте галочку Create Expression.
и в панели фильтров сформируется запрос, его можно использовать в правиле.

Получите примерно следующее:
IsPoly And (Name = 'MyPolyName')

Вроде можно и покороче
InNamedPolygon('MyPolyName')
Но этот запрос как то странно работает. При одинаковых именах не может более одного выделить...
Хотя, может это у меня такой глюк

А. уже отписались, да IsNamedPolygon действительно, правильно работает.

У меня не получается подключить через базу данных посадочное место.
База в Excel, в ней прописаны Library Path, Library Ref, Footprint Path, Footprint Ref и разные параметры. УГО и параметры вводятся в схему и видны из неё, а про посадочное место пишет, например, SC70-5 not found in project libraries or installed libraries (это при попытке отредактировать footprint в свойствах компонента).
Получается, что AD через таблицу Excel находит файл библиотеки УГО, но не находит файл с посадочными местами. Эти файлы у меня лежат рядом, в одном каталоге, их имена я одинаково копировал через буфер обмена в таблицу.
Почему такое может быть?

Спасибо! Именно то, что нужно было.

Что то не так написали.
пробелы лишние, путь не тот, ссылки не те

Скопировал из таблицы все ячейки в текстовом виде.
Сделал таблицу заново, под другим именем, ячейки заполнил текстом из старой таблицы - работает.
Никогда не сдавайся

В этом плане SVN библиотеки лучше. Там таких ситуаций не бывает.
Еще лучше Vault. Там и других ситуаций не бывает.
Не чем лучше библиотека, тем больше требует внимания к качеству создания.

Господа,
ожидается ли наличие тру-64-битного альтиума? Насколько мне известно, существующий АД собран в 32-битной версии. У нас отличная машина для дизайна, но программа не использует все ресурсы: только 32 бита и только 1 ядро.
(пишу в эту тему, чтоб не плодить новых)

Еще вопрос. На этот раз по скриптам. Для разных нужд хочу использовать скрипты.
Пытаюсь получить интерфейс к текущему проету платы:

на вызов подобной функции интерпретатор Делфи (или как его там в Альтиуме звать) ругается: Undeclared identifier: GetCurrentPCBBoard
Вроде все форумы перерыл, не смог найти подобной проблемы. При этом плата открыта в проекте, в смысле, ее рендер готов и пр.

P.S. У меня Altium 16.1
P.P.S. Лучше б они к АД прикрутили Питон...

Скрипт должен запускаться при активном PCBBoard.

Скрипты обсуждают на каком-то мифическом закрытом форуме только для избранных.
А нам остается только по примерам учиться, за то их полно.
1. у вас на компьютере с установленным альтиумом.
2. https://github.com/Altium-Designer-addons/scripts-libraries

Скажите, пожалуйста, как отредактировать шаблон символа компонента? Когда я начинаю создавать новый символ, к нему уже приделана куча всякого, включая посадочные места трёх видов
Заранее признателен.

DXP/Preference/Schematic/Default Primitive/Part

Огромное спасибо!

И ещё вопрос.
IPC Compliant Footprint Wizard создал Thermal Pad для корпуса QFN со множеством мелких Via, диаметром 0,2 мм.
Как можно настроить размеры и количество этих отверстий?

Поправьте вручную. Это быстрее

При генерации BOM-а в формате CSV Altium почему-то содержимое каждой ячейки заключает в кавычки ,например так: "Fitted","C2", ...
Эти кавычки где-то в настройках можно отключить?

Здравствуйте!

Собственно проблема на скриншоте- псб панель показывает одно значение, а инсайт дисплей другое(выравнивал по показаниям последнего). Много раз получал разницу в 0.001 при выравнивании в ноль, что понятно в связи с используемой системой единиц в альтиуме, но более чем 0.001 не получал никогда. Чему верить?

Также замечено что, что при наличии сегментов меандра длиной менее 1.5 трассы(на скриншоте сегменты везде >1.5x) иногда происходит ломка проводника в произвольном месте, появляется "зубец". Я значениями менее 1.5 не пользуюсь, но имхо это баг.

скриншоте у вас Signal Lendht (самый короткий путь)
Инсайт-- у меня показывает старое (ранее единственное значение) Routed Lendht-- сумму примитивов по длине.

если все доведено до центра Pad Via То первое всегда равно или короче второго. Обычно меньше, если излом Track сделан внутри PAD или Via POLY Restance.

В ВЧ обычно нет Poly Restance на трассах.

Верить лучше первому. если Pad большие ошибка может быть больше 0.1 мм.

Хотя там тоже вопрос обсуждаем, что есть лучше и точнее с физической точки зрения распространения.

ну во первых нафик вам бороться с 0.001 мм? ну и черт с ним.

а альтиум любит в момент оканчивания выравнивания добавлять на стыках отрезки долинной 0. Но фактически они не 0, а чуть больше. при большом количестве они дают прирост, видимый на панели. Если удалить их. то длина становится равной.

все эти внезапные изломы - беда альтиума. столько нервов тратится...

Но это я про 13 версию. В ней хотя бы понятно что такое длина цепи. в 16 все намного сложней. там Signal length еще свои "поправки" вносит.

биты не свапите чтоли? что то перебор по длине помойму

Это да- ну и в принципе верится больше инсайт дисплею как-то.



Нигде мусорных трасс нет с кусками или изломами в падах, а окончания строго в центре- слежу тщательно за этим. Мне больше кажется что я попал в какой-то наиболее неудачный случай с округлением милсов в мм.



Да? Вот этого не знал, спасибо за наводку.



Конечно незачем- да и вообще все это от многолетней привычки выравнивать в ноль Но мне интересно, вдруг я что-то не заметил: какую-нибудь неизвестную мне до этого грязь альтиума, как например описанный Владимир случай с большими падами. В смысле, вдруг там разница не 0.002, а скажем 0.2 или того больше. В альтиуме- не удивило бы



Да да, сильно бесит эта ерунда- но тут имхо не тот случай: интересуемый участок меньше целевой длинны в матч группе.



Особенно когда оно возникло ВНЕЗАПНО, т.е трассу не трогал и соседние тоже. Просто оно появилось.



Биты сваплю, просто пакую тесновато(см.скриншоты)- из Т бранча делаю флай бай в малом пространстве. А самый длинный байтлейн как раз из предыдущего поста(31.172мм). Расстояние между бга и памятью(корпус -корпус) менее 4.5мм, по кортярду меньше 3.5

Красиво..
Одни uVia?

В оригинальном проекте HDI формула 2+8+2, стала 1-1-8-1-1, в смысле микровиа стекается с микровиа и погребенными. Тут наверное "сложность" одна- это i.MX6, со своими фиксированными первыми битам: без этой ерунды(был бы i.MX7) поставил планки courtyard edge-to-edge, т.е минимально возможное расстояние. Главное что на 3 слоя раскинулись все байтлейны в такой площади- все затем чтобы в сравнении с оригинальным проектом:

- увеличить зазоры между схожими сигналами в группе, скажем в байтлейне сейчас зазор между трассами 3х минимум
- флайбай вместо т-бранча
- НЕ класть 4 полигона питания друг за другом
- кучу DFM убрать

Соответственно оригинал это как раз пресловутый опенрекс .Ну и совершенно другие библиотеки- их даже закинул на форум автора с тролль-аккаунта(EVW13- это коллектив авторов)

Здравствуйте!
к сожалению, тема очень длинная - всё прочитать не смог, а как правильно забить поиск не могу придумать, поэтому объясняю словами:
есть ли в альтиуме в компоненте возможность назначить одному выводу в sch несколько выводов в pcb.
например: есть lm1117 в корпусе sot-223, как назначить четвертому выводу Vout?

Нельзя.
наоборот можно.

Сделать 2 третьих вывода..

О как! попробовал изобразить, получается только если дезигнатор пина править - тогда остается только имя старое, а пины в схематике и писиби автоматически по дезигнатору подключаются, странно, ведь если один дезигнатор - то и пин, по сути, один и тот же.
и зачем такое может пригодиться? ну, на будущее...



тогда их в схематике надо явно подключать обязательно, а они же и так в микрухе соединены - значит костыль.

Есть Pin Map
Там по умолчанию номера совпадают.
Но никто не мешает поменять. И будет так
PIN PAD
1 1
2 1
3 1

Этим можно защитить проект, дабы чужие голову поломали, как такое возможно

А вообще решение для вас известно.
Pin на схеме один. А PAD с одним номером --- множество

вот его то я и искал - точно, проЯснило сразу! да только не работает оно. в столбике "sot-223" стоит "2, 4", а net цепляется только за 2, четвертый no net



и так пробовал - тот же результат, пойду альтиум перевключу да проекты заново открою, может обновится чё...

Это известная проблема. Дальше запятой программисты не вычитывают. И считают там, что это редко используется и поэтому не нужно и тратить время на это не нежно.
В общем и тут считаются во главу только удобства программистов.

не помогло
в любом случае, спасибо за помощь. если есть ещё предложения - я вас слушаю. у напарника похожая проблема, может получится цивилизованный способ найти.

Цивилизованный способ один:


Любое другое решение сломает вам голову потом.

+1.
Совпадающие Pad по номеру, приводят к проблемам интеграции с SolidWork
Не совпадение номера PIN и соответствующих ему Pad приводит к заблуждениям в лучшем случае, и к ошибкам в худшем.

Я конечно, дика ызвыняюсь, но по-моему, цивилизованный способ - один OUT на схеме. Два-то зачем?
А далее, как выше говорили, на ПСБ хоть десять пинов с одним десигнатором.
Насколько помню, я так и делал.

Цивилизованный способ-- показывать на схеме PIN на все PAD.
Остальное-- это упрощение изображения схемы, но увеличение головной боли.

+1

Доброй
Можно ли в AD 15 вывести плату в формате step с отображающимися контактными площадками, проводниками и т.п. ?

Подскажите:

1) Есть ли способ автоматически делать поясок вокруг переходного отверстия 0ым, если к нему не подходит дорожка в этом слое ? Что бы не настраивать каждое отверстие вручную.

2) Как задать правило для расстояние от отверстия с 0ым пояском до объектов рядом ?

Коллеги, подскажите как настроить цвет платы (Top Solder Mask и Bottom Solder Mask) по умолчанию?
Устанавливаю цвет R36 G120 B50 (красивый зелёный), а он самопроизвольно сбрасывается в R23 G57 B107 (тёмно-синий).

"сбрасывается", потому что Вы забываете нажимать Save Viev Configuration слева внизу окна Viev Configurations, в котором настраиваете цвет.

1)Это оно?
Нажмите для просмотра прикрепленного файла
Уже вроде как давно есть...

2) Я бы попробовал с помощью правила для MinimumAnnularRing, но личного опыта такой селекции не имею.

Оно. А что бы совсем автоматически, подвёл дорожку и площадка сама появилась, нет ?

Нет, не слышал о таком волшебстве :-) С этим инструментом надо быть внимательным при подключении к полигонам, у меня однажды был недосмотр - пару полигонов не залил видимо перед удалением "ненужных" площадок, а после заливки сквозные выводы (подключенные с термозазором) оказались без пояска...

Подскажите как отключить Relief connect (тепловые барьеры) для всех или определённых via?

Пример для Pad есть. Via аналогично. Правила для полигонов и Plane в соседних разделах