Вопрос по Altium 14
Почему при переносе данных со схемы электрической в редактор печатных плат вокруг компонентов появляются тонкие окружности?
Причем если перетащить компонент в контур платы, то окружности исчезают. В Altium 13 такого не наблюдал вроде бы.
Это можно отключить?

Нажмите для просмотра прикрепленного файла

DXP -> Preferences -> PCB Editor -> General -> Online DRC

Онлайн дрс отключать идея глупая- круги на плате оттого что компоненты вне ее пределов.На плату поставьте- исчезнут.

Это я уже понял)) Просто интересно, нельзя ли отключить их отображение не отключая проверку правил? Когда много компонентов, а контур платы не определен, от обилия этих окружностей рябит в глазах.

Конечно можно.
в данном случае это похоже на правило Silk to BoardRegion Clearance, оно, как и все остальные правила можно не показывать дополнительной графикой - это отключается:
DXP>Pref>PCB> DRC Violation Display

Помогло! Большое спасибо!

Здравствуйте,

Развожу плату стандартной стратегией для 2х слойных плат.
Остается около 8 несоединенных цепей, наподобие этой.

Нажмите для просмотра прикрепленного файла

Посоветуйте, как развести эти сети автоматом?
На плате есть и SMD и DIP компоненты.

как то так

Я хочу понять как заставить автороутер situs разводить это автоматом. Какие настройки/стратегии применить?

забыть как страшный сон.
Руками быстрее сделаете, чем пропишете асе правила, проконтролируете их, и с сотой попытки (если сил хватит) авторазведете.

Читать про правила. Много экспериментировать. А через месяц-другой-третий сделать единственно правильное - забыть что авторутер вообще есть.

Т.е. в профессиональной разводке народ автороутером вообще не пользуется? Все руками?
Удивительно. Я еще в 1989году на PCAD под DOS зразводил пару плат автороутером, и было вполне прилично.
Неужели за 25 лет прогресс не пошел вперед

Чудес не бывает. Методики трассировки (математические алгоритмы) и у PCAD4.5 и у AD примерно одинаковые. Автотрассировщиком криво было и есть и будет. Если разводили в PCAD4.5, значит либо платы простые, либо тратили 10-15 часов (мы на двушке и в ночь оставляли трассировку). После этого еще разгребать ручками не один день.

С тех пор много воды утекло. Все микросхемы как зверинец стали
размеры посадочных сократились
правилу ужесточились.
Выравнивание длин, зоны запреты и прочая
Смысла не стало.

Я знал пару человек кто пользуется и делает для простеньких проектов аля 80 годов.
После нескольких общений--- перестали.

Автомат и ручная выглядят по разному. Автоматом можно только часть некоторую сделать. Да и то, если подумать-- незачем

А Spectra тоже не очень разводит, или там результат лучше?

Причем здесь спектра. Наличие ее не освобождает от написания и проверки правил проектирования

Чего то я не понял ничего.
Вопрос был в том что если взять спектру, прделать ее к альтиуму (это наверное можно?) разведет она прилично плату, или будет лажа?

Спектра будет трассировать с учётом заданных правил.
Более-менее может получиться плата невысокого уровня сложности. Но, если надо делать что-то достаточно сложное и с использованием современной элементной базы - будет лажа. Быстрее и лучше будет развести ручками.

Если будете не использовать правила будет лажа.
А Вы явно не хотите ими заниматься.
Правила могут быть написаны и экспортированы в спектру. Могут быть написаны или добавлены новые в самой спектре.
Но покуда вы не пройдете круг правила-результат плохой -коррекция правил раз 10-20 у ваз всегда будет лажа.
Многие бросают на полпути и потом коррекцию делают в ручную.

А правила в спектре - что это? Можно поподробнее?

Я давно в ней не работаю. Там цела книга. Их гораздо больше и они умнее алтиумовских в некоторых случаях. Но и писать их ничуть не легче


Вообще правила по определению не могут быть легкими.
Даже в PCAD 4.5 пробовались разные стратегии и расстановки и результат получался не сразу.
Хотя тогда проекты были простыми, в сравнении стем, что нужно описывать в правилах сейчас.
Соответсвенно число правил, запретов, стратегий было не таким большим

если вы 25 лет не занимались разводкой плат, то и НЕ СТОИТ на старости лет начинать вся заново и пытаться вспоминать молодость. Я тоже именно в 89 году освоил PCAD 3,3 и разводил платы роутером. ТОГДА это считалось круто. Но и тогда после суток "мучения" платы автороутером изрядное число связей остовалось неразведенными и приходилось тратить уйму времени на доразводку с корректировкой уже разведенной части ВРУЧНУЮ. Я имею ввиду сложные платы. СЕГОДНЯ автороутер сложных плат с памятью и BGA корпусами вообще невозможен. Так что не мучайтесь и доверьте разводку профессионалам.

AD 9.4.0.20159. После переключения Single Layer Mode из Not In Single Layer Mode в Gray Scale Other Layers некоторые нетлайны затеняются. В режиме Hide Other Layers они вообще исчезают. Как это побороть?

Нажмите для просмотра прикрепленного файла Нажмите для просмотра прикрепленного файла Нажмите для просмотра прикрепленного файла

Gray Scale Other Layers Серым все , кроме активного слоя
Hide Other Layers невидимо все, что не на активном слое.

Multilayer виден всегда.


То что поставили--- то и видите.
С чем бороться? с иллюзиями?

Владимир Ильич!

Меня не устраивает, что в режиме Gray Scale Other Layers при переключении активного слоя скажем с TOP на любой внутренний некоторые netline'ы затеняются. А в режиме Hide Other Layers при таком же переключении активного слоя те же самые netline'ы исчезают. Это неудобно. Связи должны отображаться в любом режиме. Никаких иллюзий.

Upd:Нажмите для просмотра прикрепленного файла

Есть такая галка:
Design>Board Layers and Colors>View Options>Show All Connections In Single Layer Mode
по идее она за это отвечает.
Но если не ошибаюсь, как раз в версии 9 с этим была ошибка и ее поправили только позже...

в версии 14 - точно все работает как надо!

здравствуйте!
имеется микросхема в корпусе SO-8, у которой 5 6 7 8 пины - это VCC.
Нажмите для просмотра прикрепленного файла
как объединить эти пины, чтобы на схеме они отображались одним пином? вот так:
Нажмите для просмотра прикрепленного файла
если скрыть 6 7 8 пины указав "Connect to VСС", то объеденяются только 6 7 8, а 5 остается не подлюченным к VCC
Нажмите для просмотра прикрепленного файла Нажмите для просмотра прикрепленного файла
если наложить их друг на друга, не скрывая, то появляется точка
Нажмите для просмотра прикрепленного файла
может есть еще какие варианты объединения?

Этот вопрос постоянно поднимается и давно все варианты описаны.
Формально все они указаны Вами
Есть еще куча, но все они обладают той или иной степенью "кривизны"

Возможно ли, в режие 3D просматривать ПП по слойно! Если да,то как?

Как и в 2D, комбинацией Shift + S и затем "+" "-".

На УГО один вывод с номером пять, на футпринте четыре КП с одним номером 5 на месте 5, 6, 7 и 8 КП.

Учитывая идеологию альтиума и возможные способы реализации библиотек, вот единственно правильный вариант (по аналогии):

Все выводы - на схему!
Все остальное - ересь.
Можно делать по-разному, но потом придете к этому варианту.
Предлагаю распечатать на А3 и повесить на стену.

1. "Все выводы - на схему!"
2. В любом другом случае смотри пункт 1

Одобрям

тоже заинтересовал данный вопрос .
что скажут проффи- так будет верно ?


ну и заодно ,такой вопрос, как правильно по госту на схеме обозначать ,какой вариант для нормоконтроля наиболее вкусный

ГОСТ обязывает писать имя вывода. Номер ноги не обязательная часть.

спасибо всем за ответы! с микросхемой все понятно.
а вот как быть с транзистором, у которого три контакта S, и четыре контакта D???
Нажмите для просмотра прикрепленного файла
Нажмите для просмотра прикрепленного файла

Рисуйте как на нижней картинке, считайте как УГО, у которого раскрыта внутренняя структура (ГОСТ допускает). Обозначение по функциональной принадлежности.
главное всем понятней будет

и никаких гвоздей!

Как сделать так, чтобы крепежные отверстия на плате дорожки и полигоны обходили за 1мм при том, что расстояние между дорожками - 0.2мм
Крепежные отверстия вставляю как Pad с диаметром 3.2мм

Можно правилом. Но крепежные разные бывают
Лучше положить во круг них окружность нужный размеров в слое KeepOut (запрет на всех слоях) или нужном слое со свойством KeepOut (запрет для конкретного слоя)

Надо создать УГО компонента с 700 выводами. Есть таблица экселя.
Как-то можно загрузить список пинов в альтиум при создании компонента?

через панель PCBLIB List

ищу библиотеку со схемным изображением и футпринтам различных коннекторов(jtag,ethernet,com,usb host/device).

спасибо!

...как запретить маску "зеленку" на ПП, в определенном месте.

На слое Top Solder или Bottom Solder нарисуйте в любом месте форму вскрытия

На схеме присутствует компонент с большим количеством выводов, а библиотеки нет (точнее она была, но что-то сбойнуло и теперь она не открывается(( хорошо ещё что в ней только один компонент был). Можно как-то из символа на схеме сделать библиотечный компонент?

В редакторе схемы - "Design" -> "Make Schematic Library" или "Make Integrated Library".

...не могу найти, где это?

Если хотите вскрытие в виде прямоугольника на верхней стороне платы, рисуете прямоугольник в слое TOP SOLDER (команда Place>Fill на слое TOP SOLDER),
если хотите вскрытие в виде прямоугольника на нижней стороне платы, рисуете прямоугольник в слое BOT SOLDER (команда Place>Fill на слое BOT SOLDER) и т.д.