Спасибо за советы,так он действительно лучше,так как все пины на виду,можно проверить.изначально так и сделал-главный раскритиковал,мол некошерно выглядит (VSS-150шт/VDD разных-116)
Жаль что нельзя на 1 пин просто перечень ножек через запятую задать

На сколько понимаю, так и задумывалось. Но пока все, что после запятой игнорирует.
И уже лет 10. Хотя полезно было бы. Пусть не 130, а 3-4 вполне симпатично выглядели бы на схеме

В таком случае вы можете нескольким Pad'ам в PCBLib назначить одинаковый Designator, тогда они будут подключаться к одной цепи.
Но посадочное место в этом случае будет подходить только для данной микросхемы.

Не. ну посадочное менять не фонтан.
Уж если идти похожим путем, то так
1 Делаем в УГО столько PIN с Designator=GND сколько ног земли.
2 Все, кроме одной скрываем.
3 В Pin MAP прописываем каждой ноге GND свой номер площадки из посадочного места.

Получаем. На УГО виден один вывод витания. Отображение Designator скрываем (ГОСТ допускает)
При подключении вывода к цепи-- все выводы, включая скрытые подключатся к нужной цепи.
Посадочное место менять не нужно, все синхронизируется. Проблема скрытых выводов тоже отпадает

Сори, что набегами, но у меня такая спец. работы. Только n-я част работы связана с платами.

Есть девайс, который продается в 2х исполнениях, но плата печатная у него одна. То есть, в одном исполнении часть компонентов просто не паяется.
Схему и собственно плату я делал для исполнения максимального, но и перечень со спецификацией я получаю для максимального исполнения!
Скажите, как вы, решаете такие вопросы!? В финале мне необходимо получить два комплекта документов с перечнями деталей.

Алтиум поддерживает варианты. Мне попадался проект с 18 вариантами исполнения, и все были описано досконально
В Job тоже есть возможность все получать, для каждого исполнения в том числе.

ок, буду вникать.

Скажите, в какой сетке нарисованы УГО в Altium? И фотпринты?

УГО каждый рисует в том, чем нравится. От алтиума в сетке 100 mil
Footprint к сетке не имеет отношения. Он должен быть сделан так, как указано в PDF или учетом IPC

Ясно, для футпринтов я ставлю сетку в зависимости от растояния между ног (смотрю в дататише) тут все ясно. А вот при создании УГО я ломаю башку то ли делать как в Altium или по Российским стандартам?

Российский стандарт оперирует размером "шаг модульной сетки" и расстояниями не менее "...мм" Формально 2.54 как раз не менее 2.5мм

У всех, с кем я сталкивался и кто работает в миллиметрах, рано или поздно но проявляются "коллизии"

ясно,значить будем работать в милях)))

У меня такой вопрос- после генерации герберов все слои получились в зеркальном отображении. Где рыть?

Плата в проекте не перевёрнута?

В настройке герберов на второй вкладке есть флаги для каждого гербера Mirror

Спасибо большое, нашел

Скажите,плиз. После трассировки мне не понравилась толщина дорожек, я ее в правилах поменял, и теперь не че не трассируется( поменял толщину на прежнюю--- тоже не трассирует) удалил дорожки --- все равно не трассирует. В чем дело?

Трудно сказать, чего еще вы заодно поменяли.
Включите режим игнорирования DRC
Проведите, что Вам надо. Желательно не много- 1- 2 трассы, или часть их
Потом проверьте DRC
Оно напишет, чего нарушается

Здравствуйте! В своё время другим участником форума был задан вопрос, на который так кажется и не ответили. Я хочу повториться.
Проблема такая: запускаю скрипт SelectBadConnection (должен находить не доведённые до центра площадки проводники) из ссылки в закрепленном посту, но возникает ошибка аналогичная как в следующем сообщении:
http://electronix.ru/forum/index.php?s=&am...t&p=1068058.
Может что-нибудь прояснилось по этому поводу.
Я пробовала решить проблему путем приведения проблемной строки к виду:
BIter.AddFilter_LayerSet(SignalLayers).
Вроде даже заработало с первого взгляда, а потом я поняла, что высвечиваются и нормальные соединения. Что бы предпринять такого?

И вдогонку, где бы доступно для понимания про эти самые скрипты почитать? В хелпе для меня мало что ясно стало(

все,разобрался(просто выбирал стратегию трассировки Cleanup)

Что такое стратегия трассировки --- Cleanup ?

Несколько раз пытались здесь обсуждать скрипты, но ни к чему не пришли..
У каждого свои скрипты, соответственно, свои проблемы.
Изучать чужие неинтересно.

Единственный вариант изучение исходников. Загружайте с https://code.google.com/p/altium-designer-addons/ и изучайте.
(Кстати. там есть новая (?) версия этой программы, называется Fix Connections v1.0, может она лучше работает)
Книг нет, хелпа нет. Можно попробовать на altium.com форуме пообсуждать.

Но и в этом случае разобраться в чужом коде не просто.
Иногда даже в своих бывает, что не работает и спросить не у кого.

Спасибо! Буду пробовать

Есть проект ПП. Есть свои созданные PcbLib, SchLib. Но! По, истечению обстоятельств, предоставлены библиотеки DbLib с 3D. Которые удовлетворяет наши возможности.
Вопрос? Как обновить проект, под DbLib. По штучно (очень затратный по времени), разобрался, но как это сделать правильно, для всего проекта!

Так если графика УГО совпадает-- нет проблем. А если не совпадает, то без ручного труда ни как не обойтись. линии связи не попадут на нужные выводы
С посадочными местами проще. Они больше совпадают, но могут отклонятся, что приведет к нарушению DRC.
То есть PCB опять править.
Если полное совпадение графики УГО и посадочных мест--- то смысл в замене?

Извиняюсь, явно не совпадают. Проект создавался на стадии внедрения ПО.

ПОдскажете как Altium заставить подсвечивать net при наведении курсора на пад? Раньше работало а потом престало. Очень полезная фича.
Гугление по highlighning ничего не дало.

preference/PCB editor/BoardInsight display/снять флаг Live Highlighing only Shift Key Down

Добрый день, Народ
Некоторый компоненты в корпусах TO-247 расположены под платой и при внимательном наблюдении видно зазор между ними и платой. Оно и понятно, 3D модели брались из открытых источников, плюс толщига платы меняется от проекта к проекту. Отсюда возникает вопрос:
Как в готовом проекте можно скорректировать по высоте положение 3D моделей отдельных компонентов, размещённых на плате?

Странно. Было убран флаг. При наведении курсора net не подсвечивается. И еще при Interactive Routing не очень сильно гасятся ненужные пады. Может разность в цвете как-то задать?

жмите на квадратные скобки. Одна увеличивает, вторая уменьшает маскирование

Большое спасибо. Работает. С Live Highlightning пока разбираюсь.

Оптимально - в исходных библиотеках ПТМ (посадочных топологических мест) - PcbLib - скорректировать положение 3D-модели.
После этого из редактора плат выполнить обновление ПТМ.
От толщины платы положение модели зависеть не должно. Если зависит - то какой-то косяк в библиотеке. Надо смотреть её.

Скажите,плиз, как вывести на принтер дорожи для утюжно лазерного метода из PCB.PcbDoc файла? И отверстия падов туда же.

в закрепленной теме есть ссылка на ветку для утюгов

спасибо!

Может ли Altium для принципиальной схемы автоматически поставить обозначения? Ести большая схема с одинаковыми обозначениями (R1,C1,S1).
Вручную переименовывать долго. Хорошо бы по шаблону указать расставление.

tool/annonate

День добрый. Есть файл из ACAD в формате dxf - плата СВЧ с кучей замкнутых контуров из отрезков и дуг.
Требуется получить файл PCBdoc или GERBER с залитыми полигонами, т.к. изготовитель dxf не понимает.
DXF импортировал, поробовал применить команду Tools > Convert > Create Polygon from Selected Primitives. Но это слишком медленно - убил 3 часа на плату. А плат много.
Подскажите, пожалуйста, метод механизации / автоматизации типа скрипта или чего-нибудь в этом духе.

Скажите пожалуйста, почему при трассировки дорожки выходят за края платы? Как это можно исправить?

нарисуйте контур платы в слое Keepout и создайте правило, в котором прописан необходимый отступ для рисунка от края платы.

спс. ща попробуем

так,с контуром платы справился, вылезла другая проблема-- почему то у меня дорожки накладываются друг на друга. Что можно сделать?

это крайне странно, но видимо не включено правило ShortCircuit или в настройках DRC не включено проверять это правило в "онлайне".

[quote name='smalcom' date='Nov 24 2013, 19:50' post='1213093']
это крайне странно, но видимо не включено правило ShortCircuit или в настройках DRC не включено проверять это правило в "онлайне".
[/qu
в вкладке ,троссировка, поставил галочку - удалить конфликты, и все заработало))

скажите, увеличил ширину дороги до 1,016, при трассировки появились пару не законченных цепей, как сказать трассировщику чтоб он ввел перемычки?

Возникло 2 вопроса:

1.Есть элемент- TBU-CA, 3 пина, средний пин не используется. В символе 2 пина функциональных. При заливке solid region-ом возникает предупреждение- как этого избежать? Совсем недавно делал подобное, а сейчас к своему стыду забыл.

2.Этот самый компонент находится в руме- и соединен с остальными через solid region-ы. Есть 16 однотипных румов. При копировании параметров solid region-ы не переносятся- как это исправить? Румы на боттоме, некоторые компоненты тоже- другие на топе.

1 не понятно, на что у вас ругается
2. не проще ли их добавить к footprint

1.Средний пин который обведен красным прямоугольником ни к чему не подключен, и не имеет десигнатора- еогда заливаю solid region-ом возникает предупреждение(на рисунке в то же время виден "белый круг" )

2.В футпринт не заношу так это чисто геометрическое расширение кп для лучшего рассеивания тепла, сделанное по рекомендации производителя

На скриншоте библиотечный футпринт и он же на самой плате.

Вы бы хотя бы текст нарушения привели

у меня такое впечатление, что средний якобы PAD вовсе не PAD, а зона запрета металлизации.
Соответственно ругается на то, что в результате расширения зазор стал нарушаться.

В том то и дело, что это самый обычный неиспользуемый пад.

Ну так у вас лежит полигон поверх неподключенного (среднего Пад)
Или подключите его.
Или не используйте средний полигон,
или введите его в состав Footprinta,
или пишите исключающее правило, которое не проверяет цепи No Net

Не могли бы вы пожалуйста подробнее рассказать об этом способе?