я делал и в 13 и в 14 и не нашел разницы.
И как писал не помню (или не замечал) и раньше такого

У вас щас стоит 13?
Попробуйте в Single layer mode (выбрать слой шелкографии) у компонента посмотреть Properties или воспользоваться FSO.
в версиях AD до 14.1.5 это возможно. В версиях 14.2.х уже не получится!
Нажмите для просмотра прикрепленного файлаНажмите для просмотра прикрепленного файла

Здравствуйте!

Набросал сложный контур платы и заметил следующий артефакт - контур платы не повторяет соответствующий механический контур после нажатия соответствующей команды.На самом скриншоте начало "разрыва" до участка полного совпадения тянется порядка 7.5мм Как это можно исправить?

Также имеется такой вопрос - в 99.9 удаляю(выключаю на совсем) обозначения десигнаторов компонентов на слое шелкографии в их свойствах, при этом с 14 версии выскакивает нарушение Silk To Board Region Clearance(Out of silkscreen region) для совершенно рандомных десигнаторов, которые к слову полностью умещаются на площадь псб если их включить, а также на собственно поле properties компонента из схематика, которого на плате вообще нет. Кто виноват и что делать?

Да, такое поведение действительно появилось в 14.2, в результате решения одной из параллельных проблем! Думаю такого быть не должно.

Порылся в Release Notes.

Жаль. Удобно было выделять часть компонентов на плате в определённой зоне. (Переключился в однослойный режим, перешёл на слой шелкографии, и выделил скопом все элименты в нужной области платы). Как сейчас выделять компоненты, чтоб трасировку и виасы не трогать?

включать все слои или слой данного компонента.
согласен что поведение не правильное, до версии 14.3 придется потерпеть!

Потерпеть можно. Главное чтоб сделали. А когда релиз ждать?
(Когдато пообещали, что сделают возможность менять цвет пада не зависимо от слоя, но...)

Используйте фильтр IsComponent. Его нужно добавить в фавориты, а потом можно вызывать из меню фильтра. Оно вызывается по нажатию Y. (правда там тоже есть небольшой баг, который еще с 6 версии тянется...)
Фильтр накладывается нажатием двух клавиш и не нужно задумаываться в каком слое находишься.
Хотя сейчас получается обязательно в топе нужно находиться..

релиз будет в конце апреля - начале мая.
по поводу цвета пада - не могу себе представить зачем его нужно менять?! Можете это как-то обосновать?!

На полигонах пады теряются! Приходится поверх ставить слой пасты (но тогда не видно название цепи) или переключаться в режим Transparency, также не всегда удобно.
Нажмите для просмотра прикрепленного файлаНажмите для просмотра прикрепленного файлаНажмите для просмотра прикрепленного файла

Как-то совсем сомнительно использовать для этого индивидуальный цвета пада.
Я считаю что прозрачность тут лучшее решение!

На платах 10+ слоев при плотной разводке это на редкость кривое решение - лучше таки индивидуальный цвет пада. Ничего сомнительного тут нет.

Причем то 10 слоев. Это касается только внешних слоев
На внутренних это межслойные соединения, они лежат на Multilayer, и в данном примере поверх полигонов

Кстати на внешних слоях Direct Connection не частое явление

Притом- и не только с прямым подключением, которое к месту постоянно в силовых и RF цепях а также везде где используется solid region.

О причем, я писал о количестве слоев
Остальное все так. но у них и число слоев, как правило невелико, да и на фоне большинства плат составляют не большую долю.
Конечно это не означает, что решение есть и лучшее.
Но лучшее враг хорошего.
Пусть сначала хорошее сделают, а потом берутся за лучшее.
Хорошего еще три короба с вершком не разгребано

С этим не поспорю - ейным людям давно пора взяться за выравнивание

Всем привет!)

Столкнулся с проблемой)

развел плату в двух слоях (верх и низ) но возникла в конце необходимость проводники из одного конца платы провести в другой конец платы( грубо говоря справа налево
и решили ввести еще один слой для них - "средний")) вопрос: сколько слоев получится три или четыре все таки?) и как в АД реализовать такую вот доработку ПП обойдясь по возможности малой кровью?)
Спасибо

Что трехслойная, что 4-х слойная, все едино

чиво делать то?((( как из двушки сделать трешку?)

Сначала узнайте, кто вам сделает трешку.
Я думаю отправят вас во свояси.
Дабавить просто Design/layerStack Manager

Спасибо большое) я тож думал копать в ту сторону просто на эксперименты особо нету времени, впрочем как обычно(( буду делать 4-х слойку...

Можно ли у дорожки поменять ширину или слой с Top на Bottom не прибегая к Find Similar Object?

Выделить сегмент проводника, ПК > Properties, поменять ширину или слой с Top на Bottom. Но только для одного сегмента.

Выделить несколько сегментов проводника и вызвать инспектор [F11]

выделить одну или несколько дорожек CTRL+H и клик по нужной (нескольким) дорожкам
далее escape и в панели инспектора для Track изменить свойство слоя

А как сделать, чтобы при смене ширины проводника, зазор между проводниками тоже менялся и был такой же ширины?

никак

Как, допустим на 4-ом листе схемы начать нумерацию с 400 ?

Tool/Annonane schematic для этого листа Start index=400

Перешёл с какой-то предыдушей версии на почти последнюю 14.2.3 . Обнаружил, что инструментов в разделе Design > board shape стало стало меньше . Нет ни "define board shape", ни "move board verticals" . Как теперь рисовать форму платы ? Просто, руками, обходясь без загрузки её STEP модели откуда-то ещё.

Спасибо.
МП.

View/Board planing mode

Владимир, спасибо !

Ещё вопрос, по обновлению посадочных мест на плате из библиотеки :
Я изменил посадочное место в библиотеке. Откомпилировал её. На плате выделяю компонент, делаю правый клик мышью, во всплывшем меня "Update from PCB Library..." Иногда обновляется. А иногда пишет "No differents found" . И в этом случае приходится удалять компонент с платы, удалять из схемы, ставить на схему новый такой же, загружать компоненты на плату, и только после этого на плате появляется новая посадочная площадка. Вопрос: почему иногда "Update from PCB Library..." не работает ?

Можно выделить компонент в библиотеке > ПК > Update PCB With <имя компонента>. Обновит компонент в открытых файлах PcbDoc.

При формировании файлов для производства, получил вот такие.
Нужны ли отмеченные файла? Вроде не отмечал их.

Это не гербера
1 это список используемых апертур. наследие старого. сейчас редко используется
2 -текстовый файл отчета о сформированных герберах это ==-для вас отчет
3 текстовый файл сведения о расширениях герберов-- полезно для вас и изготовителя, дабы он не задавал вопросов какой слой в этом гербере раскрыт
4 текстовый файл сведений о минимальный зазорах и ширине. полезно для изготовителя если он проверяет это в Cam350

Спасибо! Владимир!

Доброго времени суток!
может кому то покажется мой вопросик детским ,но как то завис и не могу устранить такие ошибки...
подскажите что и как ...
Нажмите для просмотра прикрепленного файла

и ещё подскажите как при разводке платы поставить элемент на 45 градусов? где то видел как , ищу
уже 2 часа не могу найти ...
буду признателен за помощь

1. используется в компоненте скрытый вывод
2 в свойставй футпринта справа вверх есть указание угла поворота. Можно настроить Preference чтобы вращало на 45 градусов пробелом. но это длишнее

со вторым вопросом ясно , а спервым не очень ,
я нарисовал схему , и поставил там где соединение с gnd значок земли , к примеру скажем подстроечный резистор (внизу слева ) , ну и остальные элементы так же..
как там использовать скрытый вывод?
Нажмите для просмотра прикрепленного файла

Вы показали часть схемы. Где-то на просторах вашей схемы есть элемент со скрытым выводом, который подключен к земле

да ,есть всего одна микросхема , там естественно сделал 2 скрытых вывода по питанию ,
почему при компиляции столько соединений показывает когда кликаю на ошибку ?

причем на PCB все связи есть...... что то я того...

это не ошибка, а warningе
Оно честно предупреждает, что вы используете скрытые выводы.
Либо не используйте их, либо отключите проверку наличия скрытых выводов, либо игнорируйте эти warning

ВСЁ теперь понятно ! спасибо !
просто заторморзил ,что всего два скрытых вывода а столько связей при компиляции показывает...

Почему в Аьлтиуме библиотеки после каждого редактирования множатся как тараканы? Появляется ещё одна с тем же именем. Как избавиться от этого явления?
Кроме того, отредактированная библиотека оказывается во вложенной папке, да не просто вложенной, а дважды вложенной. После пятого редактирования путь будет как до луны!

наверняка руки такие.
не тут такого.

Здравствуйте!

возникла необходимость при разводке платы -поставить (резиторы -перемычки) с нулевым сопротивлением , ну например размера 1206.
в схематике ,я их использовать не хочу , как правильно это сделать ,
что бы при проверке альтиум не ругался?
и ещё как правильно в таком случае составлять перечень элементов ?
ведь в схеме этих резисторов нет ,а на плате они присуствуют...
,если такой вопросик поднимался -подскажите на какой странице ....
Заранее спасибо за помощь!


пока суть да дело , почитал форум , спецы ваше мнение ,так правильно будет
Нажмите для просмотра прикрепленного файла

вот что получается на плате , подскажите как правильно писать десигнатор (с точки зрения проффи?)
Нажмите для просмотра прикрепленного файла

остался только вопрос , как с перечнем элементов быть ?

Необходимость понятна, решение не лучшее, но возможное
Не хотите-- не используйте. Но тогда придется ставить Footprint на PCB в ручною, и также вручную подключать Net, Pad иметь одинаковый Jimper ID отличный от 0

Алтиум ругаться не будет, для BOM нужно включать параметры из PCB, тогда они возможно будут включены (хотя не уверен, давно не делал, а параметров у Footprint нет)

В общем, помыкавшись, будете все указывать на схеме.

Дабы схемы была без "видимости" этих перемычек-- УГО делается из 2 PIN (и больше ничего). Designator скрывается. УГО ставится на линию связи и визуально его не видно.
Остальные все прелести сохраняются

хорошо , к примеру нарисовали схему , пока плату не разводим , т.е я не знаю где и сколько потом будет перемычек ...
начинаю разводку -возникает необходимость поставить перемычку , что идти в схематик, там ставить элемент -перемычку , передавать изменения в плату , и так что
каждый раз ????

Я бы всЁ таки решал бы этот вопрос в рамках общей концепции. А она банально проста - всЁ что есть на плате связанное с "электрикой" должно быть и на схеме и в придачу ещЁ и видимо. Иначе через пару лет, "перепиливая" плату, Вы не вспомните о них. AD их грохнет и на плате у Вас будут "дыры", и Вы долго будете думать, что произошло. Проектируйте для себя, как для заказчика. Иначе это радиолюбительство.

Расскажите мне, пожалуйста, более подробно как нарисовать шину на схеме что ниже. На красные прямоугольники не обращайте внимание Выполняю в альтиум.
Нажмите для просмотра прикрепленного файла