Я всегда говорил, старайтесь не использовать названия пользовательских атрибутов с системными.
Алтиум позволяет дубляж параметров,а PCAD дубляж атрибутов нет.
При экспорте все идет поддряд

да, пока (да и наверное уже навсегда) конвертер в пикад кривой, и без ошибок обойтись почти никогда не получается... тут многое что приходится править ручками...
http://electronix.ru/forum/index.php?act=f...&pid=724852

Ну нельзя впихнуть в запарожец все, что стоит в мерседесе.
Но проекты конвертированные из PCAD и доработанный с учетом, что будет обратная конвертация--- идут туда сюда на ура

Кто знает, как выставить в Design Rules минимальное расстояние от контактной площадки до переходного отверстия этого же узла цепи? Я вот об этом:Нажмите для просмотра прикрепленного файла

Я думаю создать правило clearance типа такого:
в одном окошке IsVia, в другом - IsPad
А Вы для чего эти отступы так задаёте? Для красоты? Смотрите... когда плотный монтаж, то виашки лепять очень близко к паду...
Или чтобы тепло не уходило?... Дак это при пайке в печке вроде как неактуально, всё прогревается до одной и той же температуры...

Правило Clearance
IsPad
IsVia
Same Net


Что припой не утекал. Хотя величина зазора большая. Ныне технологии позволяют при меньшем зазоре делать. Вы б на монтаже узнали

Для этого есть паяльная маска

Для этого она должна там (в зазоре) быть. Если переходки нетентованные и вскрытие маски 0.05мм, то для гарантированной перемычки 0.15мм получается как раз 0.25мм. Кстати, может быть в этом случае по смыслу лучше подойдет правило MinimumSolderMaskSliver?

Спасибо!

Пожалуй...
К стати, у нас на предприятии принято виашки тентировать, поэтому для нас нет оговоренной выше проблемы. Не уверен, правильно ли это. На всё есть свои аргументы.

если плата отработаны и не нужны вскрытия, чтоб щупом тыркать--- правильно закрывать
Но правило остается. Если Via налазит на PAD оно может оказаться и не закрытым. Тогда потечет туда припой. Или уж ручная пайка

у нас на предприятии опытным путем (из-за ошибки конструктора) выяснили, что через отверстия 0.2мм припой не вытекает

ну да. В маленькие тяжело, хотя 0.2 не такое уж маленькое.
У меня в правилах микро via разрешены под SMD, а сквозные все с требуемым зазором

Привет, народ =)
Недавно стал осваивать Altium, возникла небольшая проблемка, не получается правильно установить взаимосвязь между портами:


Uploaded with ImageShack.us
Понимаю, что ответ где-то на поверхности, но найти беглым просмотром не удалось.

Написано же - подключаете на пин питания логический порт VDD. Используйте для цепей питания Power Port, и всё будет хорошо.

Хм, я думал порт можно использовать для любых цепей. Спасибо, буду разбираться.

Можно. Но они становятся глобальными, со всеми последствиями

Владимир, а можно поподробнее об этом? Или может есть линк на информацию о портах. Я пока нашел только краткое описание в help'е (впрочем, проект скомпилился без ошибок после замены на power port и коррекции направления порта АЦП).

Скачайте книжку А. Сабунина, она есть в нете в свободном доступе. Там эти вопросы портов раскрыты.

Спасибо, книга у меня есть, я видимо не дошел или пролистал.

Глава про многолистовые и многоуровневые проекты, иерархию и т.п. Там в частности и поведение портов.

Спасибо еще раз, буду внимательно читать.

Подскажите пожалуйста, а то очень замучила одна фича:
Есть дорожка, изогнутая под 45 градусов. Хочу вертикальный сегмент подвинуть на одно деление сетки в сторону изгиба, но она очень часто прыгает на 2 деления. Никак не могу понять, от чего это зависит, уже все сетки крутил, все режимы (основное время использую режим ignore obstacles). На одну клетку приходится двигать ctrl+стрелка.

И второй вопрос - имею 21 идентичных канала, соответственно получаю 21 room и могу отлично копировать разводку и расположение деталей между ними. Все детали в room поверхностного монтажа, все расположены на одном слое - top. Потребовалось один конденсатор перенести на bottom, но я так понял, что room формируется только в слое top и конденсатор на bottome подсвечивается DRC (т.е. получается, что он room уже не принадлежит). Как поступают в этой ситуации?

И вопрос, который я уже когда-то задавал, но тогда никто не ответил, может быть на данный момент кто-нибудь разобрался:
Веду дорожку в миллиметровой сетке (обычно 0.25). Если ее бросить на пол пути, то довольно часто в этом месте появляется точечный участок трассы (ну и соответственно двигать потом эту дорожку затруднительно). Если этот точечный участок трассы появляется на изгибе трассы (обычно на изгибе под 45 градусов), то часть трассы, которая идет под углом становится locked, ну и соответственно не двигается и не удаляется. Причем эту проблему минимизирует (но не убирает) настройка количества значимых знаков после запятой в метрических координатах (у меня стоит 3 знака).
Пару раз видел еще такую картину - в эталонной room проведены две параллельные дорожки с минимальным зазором 0.25. Копирую разводку на другие room (с помощью copy format). При этом в части каналов (2-3 из 21) эти параллельные дорожки зеленеют от DRC. И помогает их только удалить и провести заново в том же месте.
Практически очевидно, что обе эти ошибки из-за дюймовых расчетов, но как их решать не понятно, большинство современных корпусов метрические. Когда уже эти дурацкие дюймы отомрут.

1. увеличите масштаб отображения на экране должно помочь
2. ну отчего же только на топе. Drc скорее всего по другой причине, нужно проанализировать просто ошибки
3. напаривался на эту ситуацию только в одном случае-- когда мне приходили чужие проекты. приходилось просто перерисовывать такие трассы. Как получалась у них таккая ситуация так и не понял

Вопрос конечно глупый, но всё же. Сейчас стоит версия Winter 09 8.0.0.15895 хочу обновится до Summer 09 Build 9.4.0.20159, как это правильно сделать? Сначала удалить старую и ли можно не удалять - она сама обновится до Summer?

Как Вам нужно, так и сделайте: если Вам нужна Winter 09, то можете ее оставить и поставить еще и Summer 09. У меня так и стоят две версии . У Altium для инсталяции новых версий существуют самостоятельные дистрибутивы, а для обновления версий из существущих отдельные патчеры. Если Вы будете ставить отдельный дистрибутив, то ничего такого "она сама обновится до Summer" не будет - будут просто две разные версии.

Все так. Но настройки взять от старой предложит

Что-то я не припоминаю таких предложений. Приходилось все ручками делать

В том то и дело, что не помогает. Вот приложил пример, правая линия (SHIFT) нормально двигается на одно деление сетки, левая не двигается ни в какую, прыгает всегда на 2 деления. Подтвердите кто-нибудь, что у вас это тоже проявляется, если не проявляется, то буду ковырять настройки.


С этим разобрался, получается что даже если кусочек компонента торчит за пределами room, то уже наступает ошибка.


Скорее всего у разных людей разные стили разводки. Возможно вы не бросаете трассы на середине или разводите в других сетках. Меня эта проблема изрядно запарила.

Подскажите как поменять размер прямоугольной платы?
В Design->Board Shape можно менять форму а мне нужно точно задать размеры прямоугольника.

Вопрос про JumperID. Есть некоторый компонент, у которого сигналы "АА" и "ББ" выведены на несколько выводов. Я, при создании посадочного места для выводов сигнала "АА" указал параметр JumperID=1, а для выводов сигнала "ББ" JumperID=2. Получилось примерно следующее:

Считаю, что этими действиями я указал соединения выводов внутри кристалла. Делаю следующий шаг - соединяю у компонента в схеме выводы А1 и Б1 цепью "НетАБ", выводы А2...А4 подключаю к цепи "НетАА", а выводы Б2, Б3 подключаю к цепи "НетББ". Создаю печатную плату, на плате вижу все цепи, в том числе и соединение между А1 и Б1, развожу все цепи, делаю DRC и не получаю ошибки, при этом правило запрещающее соединять цепи с разными именами включено и работает.

Получается либо я не так понимаю механизм работы JumperID, либо я что-то не настроил как надо, либо это программисты в альтиуме что-то не дописали.
Помогите, пожалуйста, разобраться.

Есть 2 типа конденсаторов в виде двух разных компонентов. Оба они имеют designator "С?" (написанными латиницой!). При попытке сделать переномерацию Altium номерует отдельно один тип конденсаторов и отдельно второй. Получается набор с одинаковыми обозначениями: C1 и С1, С2 и С2 и т.д. Как мне для конденсаторов сделать сквозную номерацию C1, C2, C3 и т.д.?

Три вопроса:
1. Когда дорожку соединяю с контактом микросхемы,место соединения обводится окружностью.Что altium хочет сказать?
2. Когда меняю ширину дорожек то на них появляются зеленые крестики.Что это такое?
3. Есть via которая начинается в одном слое а заканчивается в другом.Как к ней подводить дорожки из разных слоев?
Просто провести линию во внутырь отверстия?

http://img706.imageshack.us/img706/575/altiumq1.jpg

выбираем инструмент рисования линии P->L перескакиваем на нулевые координаты J->L во появившемся окне вбиваем 0,0 жмем энтер пару раз, снова J->L вбиваем следующие координаты угла давим энетр и так для всех углов. Заатем из получившегося контура определяем плату.
kas выложите компонент, я запутался и что и как не получается.
kuliba возможно у одного из кондеров буква С вбита в русской раскладке, а у другого в латинской.
Sh@dow
1. говорит что вы попали аккурат в центр.
2. нарушение DRC. Поменяйте Design->Rules->Width
3. ну да

Board Shape размеры платы не определяет никак. Используется только для визуального отображения в 2D и 3D виде
Контур платы следует задать в механическом слое. Там можете точно указать координаты.
Затем выделить указанный контур и определить из него Board Shape


Да дело в этом. Этот механизм подразумевает, что данные PAD физически замкнуты внутри посадочного место. (например в тактовый кнопке с 4 Pad) и достаточно подвести сигнал только к одной из PAD, а между собой на плате можно и не соединять



скорее всего установлена одна из программ автомата переключения русский/ английский
сделайте замену буквы С (русской) на С (английской) через инспектор.

Пожалуйста, вот весь тестовый проект.



Я понимаю что этот механизм говорит о замыкании выводов внутри компонента, но не могу понять почему альтиум зная о замыканиях внутри компонента не может определить замыкания между разными цепями через компонент. Похоже программисты альтиума тут немного не дороаботали .

Для электрически соединненных цепей внутри компонента нужно проставить одинаковые десигнаторы. Т.е. у вас должы остаться только десигнаторы A и B.

ну для микросхемы это не совсем удобно, так как надо или Footprint специальный делать, или карту Pin Map править.
Я б, рекомендовал просто отказаться от Jimper,

А не подскажете способ как не делая отдельный футпринт, в компоненте указать что есть замкнутые ноги?
Есть мощный транзистор в SOIC8. Пока нарисовал все ноги на схеме.
Можно ли как-нибудь сделать и транзистор на схеме с 3-мя ногами и на плате соединение ног?


1. Как задать правило расстояния от сверловки?
2. Можно ли задать правила отдельно для монтажных отверстий?
3. При попытке почистить шелк, налезающий на вскрытия маски в камтастике убираются до кучи буковки с логотипа.
Буквы трутайпфонт. Убрались только те, которые не имеют "колец" И, Н, Л убрались, О, Р остались. Это нормально?
4. Тирдропы, сделанные в камтастике замыкают дорожки. Глюк?
5. Растровый полигон местами очень тонок, тоньше чем минимум в свойстве полигона, в основном около термалов. Как к этому относится
производство? Или лучше пользовать Хэтч полигон?

Чем плох транзистор о 8 ногах. Даже понятней что это такое в корпусе Soic8
1/ смотря кокое. От Hole до Hole одно правило. А на все остальное перекрывается требованием минимального ободка. Это свое правило. Зазор от ободка -это правила Clearance
2 можно. Или явно укажите, или если их много--- сделайте класс из них, легче писать правила
3 Ненормально. Ставьте так, чтобы текст не надо было очищать. А для этого тоже есть правила
4 не знаю, не замечал
5 это лучше спросите в другой ветке форума, где производители бывают чаще

Тоже не понятно почему так. Есть JumperID, который показывает группу соединенных выводов внутри микросхемы. Так зачем мне кроме JumperID еще и десигнаторы одинаковыми делать? Идея про JumperID хорошая, но, ИМХО, немного не доработанная.

На схеме некрасиво смотрится с 8 ногами. Да и гайки подкручивают, возможен нормоконтроль.
1. Мне нужно от неметаллизированного отверстия до полигона (вообще до любого элемента задать). Нужно название конкретного этого объекта-неметаллизированного отверстия.
2. Понятно.
3. Так текст-то как раз на вскрытия не попадает. Даже близко не подходит.
4, 5. ОК

Чем Вам не нравиться варант "как у тактовой кнопки". На схеме "классическое" УГО транзюка с 3-мя ногами, а на плате SO8 с повторяющимися номерами контактных площадок. Нормоконтроль номера падов не проверяет, они их не увидят
В простой плате отверстия принадлежат только падам и виашкам. Пады могут быть или свободными (free) - монтажные отверстия или ещЁ что-нибудь или же падами компонента. И те и другие можно "прихватить" фильтром (запросом, правилом). Исходя из того, что Вам надо, и пишите правило. Правильность выделения нужных Вам падов можно проверить фильтром.

Я хочу, чтобы у меня был один SO8, соответственно повторяющиеся номера и джамперы не катят

У Вас и будет один SO8 или я чего-то не понимаю
ЗЫ На схеме никаких номеров ножек - обычный полевик, на плате у SO8-го будет, например, одна нога с номером 1 - затвор, две ноги с номером 2 - сток и ещЁ 2 ноги с номером 3 - исток.

Я тоже рисую все 8 ног.
Нажмите для просмотра прикрепленного файла

+1
Я тоже

А если микросхему к этому корпусу надо подключить, то ноги с 1 по 8 должны быть. Конфликт.


Понятно, видимо единственный приемлимый вариант.
А как это текст пинов с разным отступом сделан?


Подскажите, может знаете, как поместить табличку с количеством и типами отверстий на мех. слой?

Пишете .Legend в нужном слое. При выводе, вместо этой строки в гербере слоя будет вставлена таблица сверловки

Это видимый эффект. они одинакова. Просто справа линии из корпуса вылазят чуть дальше и сливаются с PIN
Но надо сказать хорошо сделано. Я не смог выкрутится без пересечений линий G и S
Надо будет доработать свои. Костность мышление не позволила изображение транзистору отзеркалить по вертикали.


Не прокатит. Только в слое Drill Drawing