Спасибо. Подробности нашёл в Интернете. Оказывается есть такое мощное предприятие, о котором ничего не знал.

Согласен, выше писал, потом пропустил. Надеюсь на понимание.


Двигаемся дальше. С таким простым элементом, как ЦАП, еще много не изучено, а с ДНЗ - вообще не паханное поле, не смотря на многолетний всемирный опыт работы с этим элементом.

Симбиоз DDS и SRD? Интересная мысль. Раньше о таком даже думать страшно было. Сейчас стоит поэкспериментировать.

Зачем же так буквально воспринимать В отдельности. Совместно можно, для решения вопросов со смесительными спурами, но это уже совсем другая история.

подобные попытки перевести все к 1-битному цапу с расширением спектра за счет псевдослучайного SDM реализованы до выходных частот порядка 50-150(?) Мгц на чипах дробных делителей (и в составе с фазовым детектором для целей дальнейшей отфильтровки введенного шума). Пока они нас порадовать особо не могут, т.к. по сравнению с целочисленными делителями пока сплошной проигрыш ( а может я уже ошибаюсь ?? )
Однако за комментарий - большое спасибо, petrov

Интересная статья. Использованием программируемой задержки удалось снизить спуры однобитного DDS до -80 дБн. Неплохо для начала. Но тут я согласен с VCO в том, что:


Может RC-цепочка с варикапом?


Согласен. Только где? Я имею в виду, что наиболее ценная информация об амплитуде находится в районе перехода через 0, а именно там она обычно и обрезается при реконструкции всей синусоиды.


А почему именно синуса? А если пилу (или что-то ещё, не знаю – мы ведь сами задаем функцию в LUT)? Получится прямая через две точки.


А как Вам такое ?

Нажмите для просмотра прикрепленного файла

Из-за нелинейности варикапа потребуется калибровка, зачем? RC-цепь или эквивалент лежат в основе большинства TDC/DTC. Как уже писал, вариант с интегрированием не подойдет по быстродействию, потому что для формирования нужна более высокая частота, чем частота выдачи данных. В варианте с переключаемыми R/C получаем матрицу элементов, такую же по сложности, как в ЦАП, только здесь есть одна неприятность - при больших задержках, малых токах, получаем высокий шум/джиттер. В ЦАП вклад младших разрядов, малых токов, в общую мощность сигнала не существенный, шум не увеличивается.


В нуле синусоида не обрезается, реконструирующий фильтр в нужный момент времени заставляет пересечь ось X. Говоря про размен, имею ввиду три параметра шум-спуры-полоса и ЦАП позволяет гибко играться между ними. В глобальном смысле ЦАП выгоднее универсальностью своего применения, большей востребованностью, технологии развиваются быстрее, больше фирм заинтересовано в выпуске.


Пила имеет больше гармоник, на нелинейностях все эти гармоники будут интермодулировать с другими частотами (тактовой), и на выходе вылезет больше спур в рабочей полосе.


А чем кстати легче интерполировать в аналоге: прямой или синусом?

Для моделирования пилы понадобится больше точек, чем две из-за ошибок ЦАПа.
Но мысль неплохая, просто надо уйти от шаблона, навязываемого синусом DDS.
Кто там нам дальше жить мешает? Фильтр? К чёрту фильтр, даёшь интегратор

А правильно ли использовать ЦАП, используемый для синуса DDS, для создания пилы? И нужна ли вся пила?
Если моделируем ЦАПом, затем фильтруем - макушки пропускаем и срубаем. Может всё-таки трапеция какая?
Ну или скруглённая пила, где мы чётко знаем "зону ошибок" и игнорируем её при построении линейных участков?

Там же потом Александр предлагает поделить частоту пополам и построить меандр.
Все эти проблемы, если я правильно понял, исчезнут после создания меандра. Нет?

Вообще, мне вместо ЦАП для формирования пилы как-то смутно видится ЦАИ - цифро-аналоговый интегратор.
Почему смутно, да потому, что я в них ничего не соображаю, а вникать более глубоко пока некогда - испытания.

Нет, конечно.

А встречался ли кому-нибудь синтезатор с фазовым детектором на основе Analog Lag Correlator? Радиоастрономы очень его любят. Почитать можно тут http://www.astro.umd.edu/~harris/spectrom.html WASP2 Analog Lag Correlator например. На самом деле это набор смесителей вдоль двух линий задержки. Выходы смесителей можно сложить с различными весовыми функциями и получить как сигнал захвата ФД, так и синус для ДДСа. Плохо только что эта конструкция только на одну частоту настроена.

Это, да. Собственно, я не против ЦАП как такового. Только вот ЦАП получается самым слабым звеном в DDS (частота клока, линейность, кол-во битов, цена и т.д.), не находите?


Наверное, экспонентой (заряд-разряд емкости).
А вообще я имел в виду цифровую интерполяцию. Смотрите, есть два точных отсчета (в цифре) и известна функция (сами ж ее задаем). Мало того, мы и отсчеты сами задаем и заносим в LUT. Казалось бы, одно вычисление (y=kx, а клок FPGA повыше чем в ЦАП) или аппроксимацию этого занести в LUT, ну или упрощенный ЦАП в конце концов, чтоб не связываться с “высокими технологиями”. Вроде где-то совсем рядом, но поди ж ты, не вырисовывается… Ладно, оставим это, а то на второй круг уже пошли.

Отсчётов слишком мало для прецизионного позиционирования старта экспоненты.
FPGA - слишком грубый инструмент для практической реализации таких отсчётов.
Нужен специальный инструмент, и он как раз много сложнее самых крутых ЦАП.

Ах, вот оно что Попробую развеять мифы, легенды, фобии. Клок - алгоритм формирования синуса хорошо распараллеливается, пусть даже частота ЦАП будет раз в 8/16/32 выше FPGA, биты - в алгоритме формирования синуса можно использовать аппроксимацию по Тейлору (закладывается в стандартные библиотеки), больших таблиц не нужно, ресурсов по современным меркам хватает 1%-10% от младших семейств FPGA, разрядность около 20 бит при 48 битах частоты, что на текущий момент вполне достаточно, линейность - немного посложнее, но как видели выше, вопрос решаем, ресурсов поболее, в младшие семейства быстрых FPGA уложиться можно, цена - согласен, высокая (в основном ЦАП, при оптимизации по стоимости), но когда начинаешь считать, сколько этот "кубик" может заменить/упростить, по себестоимости выходит немного дороже QS (сравнение конечных изделий), потребление - много, чем-то надо жертвовать.

зачем же экспонентой. можно прямой , при больших постоянных времени RC цепи , кусочки очень похожи на отрезки. Ну или интегратор на худой конец .
Подавать не отсчеты ЛУТ для треугольника, а разницу между соседними отсчетами - получится "аналоговое вычисление y=kx" . Конечно ЦАП для этого также нужен внутри ДДС. А цифровую разницу в 1 действие по-любому сделать несложно. ВОт только еще аналоговый компаратор хороший потребуется. А где ж его взять ?

Был бы синус - профильтровали бы отсчеты без потерь , а с треугольником оно вона што выходит

Синус - это плохой меандр

"Меандр - это крутой синус" (С) Jeer,

Меандр - это много синусов

Совершенно верно, и не надо ещё что-то придумывать.

Думаю, главным усовершенствованием ЦАП будет сделать как можно больше сегментированных разрядов. Сейчас, как обычно, сегментируются всего лишь 5 старших разрядов. Но ведь современная технология позволяет значительно увеличить их количество. Не понимаю, почему это не делается.

А что такое сегментированные разряды ЦАП?

Старшие разряды декодируются в позиционный код. Это когда, например, из 5 старших разрдов, формируются 32 равновесных разряда, а остальные, младшие, к ним пристраиваются. Только так сейчас и делают. Но почему только 5, а не больше? Вот в чём вопрос.

Вопрос к опытным мастерам синтеза:
Перестройка ДР всего лишь 10 МГц на частоте 11 ГГц - это нормально?
Хватит для того, чтобы заФАПЧевать в диапазоне температур от -40 до +70?
Мне чего-то кажется, что маловато...

В термокамеру макет в режиме свободной генерации- тогда станет понятно. Там же еще свойства варикапа меняются от температуры. Раньше, когда биполярные транзисторы применяли, их пререходы тоже плыли с температурой, полевиков это почти не касается.
А сам резонатор- в чем причина узкой перестройки? Не хвататет варикапа, малая связь, нужен высокодоброный резонатор?
Если есть поршень подстройки- поставить биметаллический термокомпенсирующий, как в старых конструкциях до эпохи фапч было.

До этого стоял цилиндрический резонатор из спутникового конвертера,
но его добротности с ситалловой подложкой не хватало, заказали Temex/Exxelia.
Долго ждал сами резонаторы, ещё дольше - подложки из кварцевого стекла.
Думал, что диапазон перестройки сохранится прежним, в районе 50 МГц.
Но к сожалению он уменьшился в 5 раз. Шумы и профиль порадовали.
У прежнего почему-то плечи вырисовывались и шумы были заметно выше.

Очень неосторожное предположение, тем более если раньше был неизвестный резонатор от ТВ. Ни диэлектрической проницаемости материала неизвестно, ни даже моды. Резонатор был с дыркой или таблетка?
Если делать все по теории то надо было делать макет и промерять связь старого и нового резонатора с элементом настройки (та дорожка что с варикапом связана). Ну и добротности резонаторов промерить, чтобы сравнить.
А так- увеличить связь с элементом настроки нашлепкой с большой диэлектрической проницаемостью до получения нужного диапазона перестроки. Вот только добротность может от этого сильно сесть и спектр будет неудовлетворительным. Если поршнем ручками удается удерживать резонатор на рабочей частоте во всем диапазоне частот- то строить градуировочную характеристику по позиции поршня (очень удобно иметь поршень с лимбом и нониусом от микрометра) и по этой таблице рассчитывать термокомпенсацию. Например в паре латунь-инвар. Кончено механический участок будет мало благодарен за такое.
Типа как тут http://www.google.com/patents/US5677653
или тут http://www.google.com/patents/US6362708 но тут совсем мрак с трехэлементынм винтом из материалов с разным ТКЛР.

Производители диэлектрических резонаторов применяют несколько иные термины: с дыркой - это цилиндрический, а таблетка - это дисковый.
Из конвертера был цилиндрический, заказной - дисковый. И там, и там - основная мода, только первый пришлось довольно сильно сточить.

Все параметры второго известны, он же заказной. Параметры первого мало волновали, т.к. на нём проверялась работоспособность схемотехники.
Разумеется, я не собирался добывать ДР из конвертеров, я могу себе позволить заказывать то, ДР на любую частоту, добротность и размеры.

Да, я помню ещё ledum как-то рассказывал о такой термокомпенсации, но меня этот вариант не вдохновляет.
Мне нужно что-то более простое, технологичное и надёжное, поэтому пока решил сконцентрироваться на схемотехнике.
Скорее все, пока что придётся менять варикап (заказал три разных) и увеличивать диапазон управляющих напряжений.

В цилиндрическом резонаторе из за дырки (с) или научно говоря меньшим коэффициенте запонения материалом ЭМ поле сильнее вылазит за пределы керамики резонатора, из из этого связь с элементами подстроки была больше, шире диапазон перестройки и ниже добротность. Это если на пальцах, а не на пальцах надо CST запускать.
Конечно выше есть допущение, что керамики со близким епсилон.
Можно еще весть корпус DRO на элемент Пельте посадить и застабилизировать температуру. Грелка- она ведь односторонняя, для высоких температур окружающей среды бесполезна, а пельте в обе стороны работает при двуполярном драйвере.

Идея с Пельтье хорошая, но у меня сделанное железо не позволит её реализовать.
Сейчас нашёл оптимальное для НКУ расположение ДР в отсеке, прогоню в климатике.
Разработка экспериментальная, возможна следующая итерация в следующем году.
Тогда и можно будет подумать о Пельтье или нагревателе (пока не ясно, что актуальнее).

Интервью, которое должно появиться в окт. номере Microwaves&RF. В принципе все уже говорено-обговорено, но тем не менее.

Нажмите для просмотра прикрепленного файла

Спасибо, Александр! О, я вижу Вас опять судьба унесла из Anritsu на новые горизонты?! Да Вы - летун
После того, как оттарабанил 13 лет в разных ипостасях на своём предприятии, стал серьёзно задумываться
Но увы, Кремниевой долины у нас тут не было, нет и не предвидится Удачи на новом рабочем месте

Ну и… на пригорке можно (нужно). Я вообще родом недалеко от Ваших мест (Брянская обл.) и всегда задумывался – Ну чего ж нам не хватает? Не трясет (re: Кремниевая долина), ни торнадо, ни ураганов, а вот, чего-ж-то все время не хватает… Парадокс. Сейчас больше экономикой интересуюсь, прочитал интересный текст Григорьева, который, наверное, ответит на вопрос, мучающий Виталия – почему? (почему не внедряется идея, почему отворачиваются компании, почему нет ЦАПов с двумя тактовыми входами, почему везде DDS и дробный синтез и т.д.). Все это в таком общем, отвлеченном виде, но, думаю, будет интересно – привожу для удобства кусочек (полный текст есть в свободном доступе на http://worldcrisis.ru/crisis/2478736)

Нажмите для просмотра прикрепленного файла

Эта сказка очень сильно старая, из прошлого века.
Глобализация экономики разделила изобретателей устрйств A, B, C и их рационализаторов.
В сфере массового производства эти устройства - это брэнды, раскручивающие почти одно и то же.

Ну ладно, лирические отступления отставим в стороне.
1. Что мы имеем на текущий момент времени?
Основной инструмент DDS - ЦАП, квантующий напряжение в соответствие равномерным отсчётам времени.
Инструмент грубый из-за ошибок дискретности, нелинейности, шумов и ошибок.
2. Что можно предложить в альтернативу ЦАП?
Назовём это ВАП - время-аналоговый преобразователь, где время меняется неравномерно и подстраивается под уровни напряжения. Напряжение - двухполярное, имеющее нечётное количество равномерно-меняющихся фиксированных уровней. Базовые уровни - напряжение ИОН и ноль. Симметричный базовый уровень - минус ИОН. Далее режем многооборотными потенциометрами некоторое нечётное количество уровней. Допустим, это 9 фиксированных уровней(1/2ИОН, 1/4 ИОН и 3/4ИОН).

Какую разрядность и разрешающую способность должна иметь линия задержки такого ВАП, чтобы достать самый крутой ЦАП для DDS?

Честно говоря, ничего не понял. Зачем мне этот провод или ещё какие-то «железки»? Есть фирмы, обладающие соответстсующей технологией, способные выполнить мой проект, и у них есть интерес к этому. К примеру, ADI. Есть и другая, на Западе, где оценили мою идею. Но там тоже та же история. Запад напрочь закрыл дверь для идей со стороны (Doctrina HIH). Только свои, они сами всё знают и умеют. Как это обойти?

Пытаюсь осмыслить сказанное. А можно какую-нибудь блок-диаграмму или временную диаграмму набросать?


Обычно для себя я стараюсь сформулировать в виде одной фразы, чтобы сначала понять на подсознательном уровне. Правильно ли я понимаю, что Вы разбиваете многоразрядный элемент вычисления периода (традиционный ЦАП) на два элемента с меньшей разрядностью (ЦАП-ВАП + цифровая задержка)? Т.е. 3-бit ВАП + 13-bit задержка, чтобы заменить самый крутой ЦАП? Может лучше пополам: 8-бit ЦАП-ВАП + 8-bit задержка? Или Вы вкладываете другой смысл?


Сделать макет и продемонстрировать (дать им померять) шумы и спуры на порядок превосходящие DDS и/или дробный синтез. Совсем не обязательно работать на высоких частотах (ГГц), сойдут и десятки МГц, но совершенно необходимо показать значительно превосходящие результаты по качеству сигнала. Сравнимые или ”чуть-чуть лучше” результаты равносильны провалу. И HIH тут не причем.


Я соглашусь с Алексеем. Здесь можно много БЫЛО чего сделать. К примеру. Берете Artix FPGA kit за $99 ( www.xilinx.com/products/boards-and-kits/arty.html ), который программируется через USB и включает все возможные прибамбасы, включая программное приложение Vivado. Оно, конечно, надо изрядно посидеть, чтобы его освоить, но только лишь за то время, что мы говорим тут, это можно было уже несколько раз сделать (тем более там включаются стандартные библиотеки элементов, которые бы потребовались для PDS). Далее ЦАП с двумя входами. Тут тоже что-то можно придумать. Здесь кто-то (по-моему khach) высказал идею использовать два стандартных DAC и просуммировать их выходы. Может как-то и по другому, надо думать. Опять же для примера, посмотрите здесь ( http://store.digilentinc.com/pmod-da3-one-16-bit-d-a-output/ ) – 16-bit DAC, который втыркивается в эту плату (я к тому, что не обязательно использовать именно этот DAC, а можно сделать свой прямо что ни на есть на коленке – даже не разводя плату). Виталий, Алексей прав в том, что вряд ли кто-то за Вас это все сделает. Разве что найти студента, который будет делать дипломный проект под Вашим руководством.


Это не фобия, а желание упростить ЦАП, тем самым (а) избежать использования эксклюзивных продуктов и (б) продвинуться выше по частоте. Хотя есть и фобия – 12 GSPS интерфейс (AD9163). Не возникнут ли тут проблемы с EMI прямо на чипе, о которых Вы не раз упоминали? Или board-to-board, если через FMC?


Что Вы имеете в виду под ”младшим семейством быстрых FPGA”? Например, в тот самый Artix (см. выше) можно уложиться?

Хорошо, нарисую и блок-диаграму, и временную диаграмму, но уже в сравнении с аналогичным режимом работы ЦАП.
Вижу, что эта тема кроме Вас больше никого не заинтересовала, поэтому это будет скорее диалог, чем мозговой штурм.
Хотя, возможно, что другие участники тоже подтянутся к обсуждению, поэтому буду раскручивать идею поступательно.

Я вкладываю другой смысл. Нам нет необходимости рисовать подробно весь синус (а как я понял мы на нём и остановились),
если нам надо лишь обозначить его характеристические точки. В данном случае на один период синуса придётся 16 точек, причём вожделенные точки пересечения нуля уже обозначены с какой-то погрешностью. Если построить синус с помощью ЦАП, где его тактовая частота будет в 16 раз выше частоты выходного сигнала, то в эти нулевые точки мы будем редко попадать достаточно точно.
И как Вы справедливо заметили, будем рисовать "ненужные" участки синуса каждый раз по-разному N-ное количество периодов до достижения исходной точки, т.о. формируя эти самые зловредные спуры и джиттер (шумы). В первом же случае, мы будем попадать в нужные точки с ошибкой программируемой ЛЗ. Задача в том, чтобы сравнить, в каком случае инструмент будет работать точнее и предсказуемее.

По большому счёту, тут нужно полное математическое моделирование в Матлабе, в котором я не силён. Изучить не проблема, но сначала хочу определиться с другим инструментом - программируемой ЛЗ.

Kintex, все упирается в быстродействие ввода-вывода, да и потребление меньше на высоких частотах. К примеру при тактовой 400x8=3.2ГГц вполне хватит XC7K70T, надо посчитать, возможно и для 400x16=6.4ГГц подойдет. Тут вообще ситуация интересная, у Xilinx есть корпус в формате FBG, дешевый, но якобы быстродействие меньше, а по факту - не хуже (не понимаю этой ситуации, маркетинг?). При наличии 8 трансиверов GTX, уже можно управлять AD9162/63/64 на 12 GSPS. Жаль нет задачи оптимизации по стоимости.

Из Интернета:
«NIH-синдром, то есть синдром неприятия чужой разработки (The not invented here syndrome), - это явление, при котором группы в организации сопротивпяются идеям, поступившим из внешних источников, в результате чего тратятся напрасные усилия на проведение неэффективных разработок (то есть «изобретение колеса»).
Там много статей на эту тему с множеством примеров.
К тому же я сомневаюсь, что в ADI, например, что-то макетируют на «рассыпухе», прежде чем поставить разработку на пластину. Они моделируют в Спайсе и результатам доверяют. Тот же путь прошёл и мой PDS, и они были очень даже довольны, собирались ставить проект на пластину в виде MPW – несколько образцов для пробы. Но, видимо, сверху поступила команда NIH. Тем и закончилось.

Только Вы этот термин неправильно восприняли. Согласен с Александром - NIH абсолютно не причём.
Этот термин применим к защищённым патентами и другими способами продуктов, методов и технологий.
На худой конец он относится к методам и технологиям, вызывающим недоверие или подозрение.
У вас же срок действия патента давно истёк, всё выложено и разжёвано, хоть бери и делай без Вас.
Если Вы говорите, что метод в ADI оценили и проверили в симуляторе, термин NIH тут не применим.

Не в ту степь. В то время мой патент был ещё много дальнейших лет в силе. Это сейчас его срок истёк. Но за эти 20 лет появились новые усовершенствования, позволяющие дальнейшее улучшение характеристик. И куда мне с ними? Не хотите ли быть соавтором нового патента? А то мне девать это некуда.

Не имею права по закону. Лица, оформляющие патент или оплачивающие его, соавторами быть не могут.
Сам метод нам бы очень подошёл, но реализовать его в одиночку мне скорее всего совсем не по силам.
Кроме того, время для экспериментальных разработок заканчивается, я снова дико загружаюсь с 2017 года.
Оставшиеся 2 месяца вылизываю генератор на ДР и генератор на ДНЗ на 11 ГГц. Сравниваем, что лучше.
Единственное, что мог бы сделать, ещё раз спросить шефа, не хочет ли он реализовать усовершенствованный метод. Но отрицательный ответ могу предвидеть, дай бог если ошибаюсь.
Основной камень преткновения - дефицит ПЛИСоводов и их дикая загруженность, а я - не ПЛИСовод.

P.S.: Я также с надеждой ожидал выхода нового чипа PDS-синтезатора, как и Вы, и точно также сильно разочарован...

Вот с этим вводом-выводом и хочу разобраться. Во-первых, 12GSPS в AD916x – это с интерполяцией. Как это может сказаться на спектре, может выгоднее использовать “честный” 6GSPS и умножить выход на 2 потом? Тогда в FPGA можно обойтись GTP и перейти на Artix, разница в цене существенная (см. табл.). Другой вопрос – а сколько трансиверов в FPGA надо? В AD916x 8 SERDIN линий. Значит ли это, что нужно 8 GT трансиверов в FPGA или один можно отконфигурировать (тогда можно было бы перейти на меньший Artix и ещё сбить цену)? Sorry, если вопрос глупым покажется, тут полный пробел, который хотелось бы восполнить.
Нажмите для просмотра прикрепленного файла

Chenakin
По трансиверам есть таблица в даташите.
https://yadi.sk/i/qPp3r2wXxGfXN
Одним словом нужная конфигурация трансиверов зависит от режима в котором будет использоваться ЦАП.

Причем, чем меньше интерполяция, тем больше нужно трансиверов.

А также мелким шрифтом написано что, если хочется режим без интерполяции, то больше 5 ГГц интерфейс не потянет, какую бы ПЛИС вы не взяли.

На сколько я понимаю, режимы с интерполяцией режут полосу сигнала, ну и, конечно, в них мнеше нагрузка на интерфейс (можно взять более дешевую ПЛИС). Но одновременно в этих режимах можно уже использовать более высокую тактовую частоту самого ЦАПа, что позитивно должно сказаться на спурах в полосе. Но при этом, еще раз повторяю, теряется полоса синтезируемого сигнала.

Ко всему к этому внутри стоит квадратурный модулятор, который может закидывать вашу полосу на нужную частоту. Но это может быть полезно для связи и т.п., а вот в вашем случае это вряд ли нужно.

Таким образом вывод можно сделать следующий, что в классическом режиме тактовая частота ЦАПа ограничена 5 ГГц, и для достижения работы на данной частоте ПЛИС должна иметь не менее 8 трансиверов. Причем быстрых трансиверов, со скоростью не менее 12.5 Gb/s.

Единственное, что хорошо в этом ЦАПе, так это разрядность 16 бит, во всем остальном очень много маркетинга. Если бы не это, я бы посоветовал обратить внимание на ЦАПы фирмы E2V, на сайте они обещают 4,5 ГГц/12 бит, но вроде на сайте у них не всё выложено. Интерфейс у них не JESD204, а обычный, параллельный. Правда ПЛИСина все-равно нужна быстрая, как ни крути. По нашему опыту работы с разными фирмами, ЦАПы у E2V более "честные", что ли.

Да, с интерполяцией, данные на вход поступают с меньшей частотой (минимум - вдвое), внутри поток расширяется до тактовой частоты и фильтруется. Есть и режим без интерполяции, какие данные поступили, такие и выдаются. Но в любом случае нужны как минимум GTX трансиверы - максимальный поток данных составляет 12.5 Гб/с * 8 линий = 6.25 Гб/с * 16 разрядов, причем за счет блочного кодирования с коррекцией ошибок он несколько снижается (если не изменяет память, по одной линии передается последовательно 10 бит, из них полезных - 8 бит). Таким образом при "честном" режиме без интерполяции при скорости интерфейса 12.5GSPS частота ЦАП не может превышать 12.5*0.5*(8/10) = 5 ГГц. Здесь я полностью согласен с dm.pogrebnoy




Если хотим задействовать максимальную полосу, а для линеаризации это важно, то нужно 8 GTX на максимальной скорости. Остальные комбинации режимов подробно расписаны в таблице.


Что лучше скажется на спурах - вопрос спорный. По моим наблюдениям, и не только, включение интерполирующих фильтров негативно сказывается на ЭМС внутри кристалла (по другим микросхемам), и лучше вынести цифровую часть подальше, т.е. режим с меньшей частотой оказывается более предпочтительным, чем с большей частотой и фильтрацией внутри. А фильтрация - это достаточно серьезная мат. обработка с большим объемом вычислений и потреблением. Сразу сделаю оговорку: речь о применении ЦАП в синтезаторной схеме, а не для связных задач. Кстати в AD916x есть режим DDS и формально можно управлять только по SPI со скоростью до 100 МГц (тот самый модулятор).


Разрядность - дело тонкое. Более важный параметр - NSD в соотношении с тактовой частотой.

Кажется, догадываюсь, почему Александр Ч. оказался именно в Advanced Technologies, Micro Lambda Wireless, но, возможно, и ошибаюсь. Лучше, если бы он сам об этом рассказал. Тут есть две версии: то ли он сам сделал такой выбор, то ли его упросили сделать это, и он согласился. Главное, что синтезаторное направление в этой компании находится в упадке. Характеристики слабые, ни в какое сравнение с Квиком не идут. Вот Александру и предстоит вывести это направление на достойный уровень. Думаю, ему самому будет интересно, если, конечно, будет предоставлена для этого необходимая свобода в принятии решений и, разумеется, финансирование. В общем, успехов ему на этом поприще!

Рискну предположить, что таинственный Александр Ч. со своими новаторскими подходами и взглядами на высокоскоростной Фурье-анализ спектра не нашёл себе места в отстойнике под названием Anritsu, также как и я не нашёл места со своими идеями анализаторов спектра, включающими в т.ч. вэйвлет-анализ спектра, в его теме, но не из-за автора темы, а из-за стороннего авторитетного оппонента, призывавшего расправиться со мной инвизиторскими методами

Инертность мышления человека преодолима только временем. Надо понимать, что передовики процесса человеческого мышления могут не дожить до понимания их мыслей. Поэтому им надо относиться к этому более легкомысленно. Моё ©

Спасибо, разложили все по полочкам.


А как в этом случае лучше всего организовать интерфейс? Через обычные IOs? И насколько быстрая нужна ПЛИС (как оценить)? Тут ещё есть другие варианты с параллельным вводом, например, AD9139 (16 бит, 1.6GSPS, 0.7Watt, $26) или AD9121 (14 бит, 2.85GSPS, 1.1Watt, $59) – как “бюджетный” вариант (считая, что последующее умножение не так уж и дорого).


Там ещё такой момент, когда идет обрезка битов с аккумуляторов на LUT (truncation). Формально эти спуры можно посчитать как 6.02xN, т.е. если брать 20 бит, то получается -120 дБн для наихудшего случая, что вроде бы более чем достаточно. Но там дальше вырисовывается большое кол-во спур меньшей амплитуды, которые превращаются в море (не цветов), что выглядит как шум. Интересно, как это будет соотносится с NSD ЦАП?

Что касается AD9139
https://yadi.sk/i/PgqssLp-xdM8x
у него всего 1150 Мвыб/с, без интерполяции. На входе у него 16 LVDS сигналов + LVDS такт, которые должны приходить от ПЛИС, в DDR режиме. Такой интерфейс (1150 Мбит/с на линию) потянет практически любая ПЛИС из последних, в т.ч. Artix-7 (начиная с -2 скорости)
https://yadi.sk/i/JCEKNvI0xdPEf
В режиме с интерполяцией понадобится и того меньше, всего 800 Мбит/с на линию.

По параметрам AD9121 не сходится, вы наверно имели в виду AD9129.
Там все похоже. В режиме без интеполяции 2850 Мвыб/с.
https://yadi.sk/i/WWNTqAfUxdRpa
Но передаются они уже по двум шинам по 14 бит. Соответственно 2850/2(шины)=1425Мбит/с на линию. Тут уже понадобится что-нибудь побыстрее, например Kintex-7
https://yadi.sk/i/DqYAVfeFxdSyM

У E2V EV12DS400A (12 бит 4,5 Гвыб/с) аналогично, только там уже 4 шины в параллель, т.е. 4500/4=1125 (Мбит/с), т.е. по скоростной нагрузке на интерфейс это даже проще, чем AD9139.
Так же еще можно посмотреть AD9739 (14 бит, 2,5 Гвыб/с), мы его успешно применяем до сих пор, должен заработать и на Artix-7, хотя в последний раз мы его гоняли на Kintex-7.


Мне кажется, что сам NCO в ПЛИС реализуется ну очень точным. Памяти на это надо всего один-два блока из всей ПЛИС (а их в ней десятки, сотни или даже тысячи в зависимости от крутости самой ПЛИС). Применив Тейлоровскую коррекцию можно получить эквивалент 25 битного LUT, а может и больше (мы не пробовали, просто необходимости в этом нет).
А если еще применить размытие (dithering) на всех этапах отбрасывания бит, уж точно там все шумы будут определяться только точностью ЦАПа и ЭМС.

У EV12DS400A смущают 12 бит. А что удалось получить на AD9739 по шумам/спурам?


Ладно, на том и порешим – всё зло в DDS от DAC .

Порешили-то - порешили, но пока ничего не решили
Золотой серединой между между TDC и DAC станет TAC

На этом, пожалуй, остановлюсь. Думал, что займусь этой темой.
Но сегодня шеф так загрузил работой, что на этом откланяюсь.

Разве что ещё хочу подытожить контекстную тему этой темы:
Изобретательство и новаторство в чистом виде никому не нужно.
Написание книг или оформление патентов интересно тогда,
когда это сопровождается реальной прибылью для новатора.
Чтобы получить эту прибыль, надо быть не только новатором,
но и создателем предприятия, т.е частным предпринимателем.
Но очень редко эти ипостаси соединяются в одном человеке...