Взгляните на прилагаемый рисунок. Там показано сравнение работы ФД с одним RS-триггером и с ФД в PDS. Для упрощения картинки для большей наглядности сравниваемые частоты выбраны одинаковыми. На выходе ФД в PDS получаем тот же результат, что и с одним триггером. Т.е. сумарный процесс на выходе ФД в PDS тактируется теми же частотами Fr и Fc. Вот такая "волшебная палочка". Можете ещё посмотреть спектр при отсутствии погрешностей в резисторах. Помеха дробности должна отсутствовать.

Виталий, Ваши рассуждения с картинками подобны следующим: "У нас есть 4 ЦАПа, низкочастотных на 250 МГц макс частоты клока, мы на них интерливно подадим данные и клок от 1ГГц опоры через "фазорасщепитель клока" запустим клок 250 МГц в каждый . На выходе сложим сигнал ( да хоть резисторами) и будем трубить что у нас имеется 1ГГц ЦАП , сделанный из 250 МГц-овых" А кто будет возражать - отключим газ покажем на временной диаграмме выхода, что данные в общей точке суммирования меняются с частотой 1 ГГц.
Однако это ошибка. Уже тут недавно вроде выясняли. Объединение суммированием выходов интерливных ЦАП не расширяет суммарную полосу частот.

Так и у PDS, объединение суммированием выходов парциальных детекторов не приводит к росту быстродействия цепочки ФД , пока каждый из детекторов работает на частоте в Q/R раз меньшей.

Что там с 4 ЦАПами не знаю. Но на картинке показано, что ФД в PDS работает на исходных частотах. Пожалуйста, сделайте ещё картинку, когда погрешностей в резисторах нет (моя программа вычислений сломалась). Это для большей наглядности. Вы увидите, что в спектре присутствуют только исходные частоты, нет там частот в Q/R меньших. Разве это не ещё дополнительное доказательство моей правоты?

нет, как мне кажется , это не доказательство правоты.

зайдем в проблему с другого конца. Можно по длительности протекания переходного процесса примерно с точностью 30% оценить полосу пропускания некоторой линейной системы. Ваш ФД в PDS имеет условно линейную передаточную характеристику (без учета проблем обсуждавшихся в другой теме давно) (Vmax/2пи) *R/Q. Когда R=1 (это Ваш рисунок выше) а Q=4 , то на протяжении 4 полных периодов от Fr подаем на вход ФД фазовую ошибку на "полную шкалу" в виде отсутствующих импульсов Fr . Реакция на выходе резистивного сумматора будет в виде ступенек , занимающих эти самые 4 периода Fr. Это есть длительность переходного процесса в ФД PDS. По этой длительности можно оценить полосу пропускания вашего PDS_ФД для сигнала фазовой ошибки с уровнем полной шкалы или около . Она примерно будет в 3 раза меньше чем обратная величина к длительности переходного процесса, т.е 1/12 от Fr. Т.е при Q=4 структура суммированных ФД в PDS играет роль ФНЧ для фазовой ошибки с полосой примерно Fr/12 . Это нужно учитывать при проектировании фильтра ФАПЧ на выходе PDS_ФД , чтобы полюс на частоте Fr/12 не прокрался в полосу проектируемого фильтра ФАПЧ. Иначе может возникать "неожиданная" автогенерация в петле. И ни в коем случае не делать петлю ФАПЧ такой широкой, чтобы она накрывала 1/Q от частот , поданных на PDS.
Но это мое мнение, оно может быть ошибочным, Виталий. Вам виднее , Вы давно в теме.

Ну хорошо, привожу ещё один рисунок. Как видим, на выходе ФД в PDS нет ничего кроме постоянной составляющей Ес и двух пилообразных компонентов с исходными частотами Fr и Fc.

Жаль, что мы не понимаем друг друга

В противовес сказанному Вами, на выходе ЧФД с накачкой заряда , в целочисл режиме и при отсутствии утечки в фильтре фапч, вообще никаких компонент нету (ни пилообразных ни импульсных) , только постоянное напряжение. Но это не повод говорить про этот ЧФД, что у него вообще нет никакой частоты сравнения. Однако стоит внести неидеальность (утечку СP) как спуры с частотой сравнения появляются.
В PDS неидеальность можно внести неточными номиналами суммирующих резисторов , и тут же появляются все спуры , какие есть или какие должны быть. Ну а частоты сравнения Fr Fc и так не пропадали в PDS.

ну немного же чуть чуть да понимаем. и то ладно.

p/s/ вот например - нарисованные пилообразные компоненты не соответствуют выходу ЦАП на Вашем рисунке выше. Или мне к окулисту ?
pps/ Да , пора менять очки , все нормально с пилообразными .

Поясните, пожалуйста, что значит целочисленный режим в ЧФД с накачкой заряда. Это когда используется целочисленный коэффициент деления N? Тогда и ЧФД не нужен, вместо него можно использовать, например простейший RS-триггер. В дробном режиме коэффициент N должен быть довольно-таки большим, чтобы работать на линейном участке детекторной характеристики. В PDS деления частоты нет, ФД работает на исходных частотах. А за счёт расщепления фаз эффективно подавляются помехи дробности.


В чём Вы увидели несоответствие?

ADF4002 например
нет.

у Вас перенос из LSBs подозрительно равен степени 2-ки да еще и =Q.
это скрывает помеху дробности от LSB. возьмите 7 или 3 .

Посмотрел. Это режим, когда делители отсутствуют: R=N=1. Т.е. можно поучить одну частоту, равную опорной. Как это можно сравнивать с PDS?

Перенос из младших разрядов образуется при переполнении аккумулятора младших разрядов, ёмкость которого равна 4, а число на его входе равно 1. Что тут кратно 2-ке и =Q? Помеха дробности исчезает благодаря принципу действия PDS. Что взять равным 7 или 3?

я привел этот пример для того, чтобы показать Вам ошибочность Вашей аргументации определения коэффициента деления по наличию спур.
Вы писали: "нет там частот в Q/R меньших. Разве это не ещё дополнительное доказательство моей правоты?" , я привел пример того, что наличие или отсутствие спур не является исчерпывающим доказательством наличия или отсутствия какого бы то ни было коэффициента деления. Например можете задать N=3 и R=2 для ADF4002 и тоже не увидеть никаких спур . По Вашей "теории", несмотря на то что ЧФД работает на низкой частоте , Вы можете (из-за отсутствия спур) ошибочно сказать что ЧФД ADF4002 работает на частотах, поданных на его ножки. Вам не смешно самому от такой аргументации ?


кратен двойке период переполнения, которому везет еще быть кратным Q, вероятно поэтому помеху Вы не замечаете.

, я так понял у Вас R дробное, в вышеприведенных рисунках конкретно R=01,0100_bin так ? (ёмкость вы указали 4 бита)
Предполагаю что при R=01,0110_bin у Вас перенос из дробной части будет не кратен Q. Увидим помеху дробности ? или 01,0111

Нет, не смешно. Возможно, потому, что ничего не понял. Откуда там могут появиться спуры, если козффициенты N и R целочисленные? В спектре будет только частота сравнения Fфд=Fr/2.

Не замечал потому, что её там нет.

Ёмкость я указывал равную 4, т.е. 2 бита. Хотя это неважно. См. спектр при указанном Вами значении R=01,011 (ёмкость LSBs = 3 бита). При идеальной точности резисторов помехи дробности нет (ниже -300 дBc, погрешность вычислений).

она будет только в том случае, если немного "подпортить идеальные условия в выходных цепях" , то есть задать ток смещения (утечку тока) по выходу чарч пампа. А при идеальном условии нагрузки CP: в спектре Fфд=Fr/2 будет подавлена на -300 дБ
То же самое случится и PDS если "подпортить идеальные условия в выходных цепях" изменением номинала хотя бы одного резистора от идеального значения:сразу появятся "реальные частоты сравнения" .


Ну и отлично ! я не могу этого проверить по спектру на своей модели, т.к. требуется много времени по введению дополнительной дробности в коэффициентах.

Всё это верно, но не по теме нашего разговора. Мы постепенно съехали cначала с вопроса о возможности использования двух стандартных ЦАП вместо одного особенного, нереализуемого по известной технологии, затем - о тактовой частоте ФД в PDS. Наконец, перешли к ЧФД с СР с целочисленными коэффициентами R и N, Зачем? Там и так всё понятно. При идеальных условиях уровень помехи в спектре на частоте сравнения исчезающе мал из-за работы ЧФД от очень коротких импульсов. Это, пожалуй, единственное его достоинство, Ну и что с того? Если уж сравнивать PDS с ЧФД с СР, то надо последний брать с дробным коэффициентом N, который должен быть довольно-таки большим. В PDS деления частот нет, он может работать непосредственно на исходных частотах. Если я не убедил Вас в этом, то пора закрывать тему, пусть каждый остаётся при своём мнении.

Правильно - может! при R=C=Q действительно нету деления. Это как всё равно в ЧФД ADF4002 при R=1 N=1

При других коэффициентах в PDS деление до частот сравнения имеется.
Вот Вам самое простое доказательство : период амплитудно-фазовой характеристики для ФД в радианах всегда равен 2пи по отношению к частоте сравнения. Это аксиома. Если вдруг в неком "черном ящике" а-ля ФД наблюдается период фазовой характеристики 2пи*Х для некоторой частоты Fr , то это означает лишь то что "внутри черного ящика" на ФД подается частота в Х раз меньшая чем Fr. Падение крутизны фазовой характеристики ФД для опорной частоты fr, выявленное давно в PDS, и выражающееся как (Vmax/2пи)*R/Q просто отражает факт снижения частоты сравнения в PDS в эти самые Q/R раз.

Можно, пренебрегая нюансами, утверждать:
1. в PDS частота сравнения высокая , но крутизна ФД уменьшена в R/Q раз и увеличен период фазовой характеристики в радианах в Q/R раз.
2. в PDS частота сравнения уменьшена в R/Q для опорной частоты и в С/Q для несущей , но крутизна ФД при этом обычная: Vmax/2пи

2-е утверждение более правильное, имхо. оно не даст наделать ошибок при проектировании устойчивой петли.


тема вообще то не про PDS, не нужно её закрывать, разговор про PDS можно прекратить , я -за.

Деления частот нет. А вот крутизна статической характеристики детектирования и в самом деле уменьшается. Она равна Sr=UmaxR/2piQr, где Umax – полная шкала напряжения на выходе ФД. Однако поднимать R до Qr нельзя – не останется рабочего участка на характеристике. Для практики можно рекомендовать отношение R/Qr вокруг среднего значения 1/4. Тогда крутизна характеристики будет равной порядка Sr=Umax/(8pi), а протяжённость рабочего участка характеристики составит 3/4 Umax. Т.е. крутизна уменьшится в 4 раза по сравнению с обычным ФД.

Ну взял я паузу в месяц - что-то изменилось?

Впрочем, могу взять паузу в год, "пока готовлюсь в мир иной".
Ставлю свои 30 тыр, что никуда за этот год PDS не сдвинется...

... Я за свои слова отвечаю, работодатели вам всем подтвердят.

Улеглись эмоции. Есть время подумать.
А что ещё должно было измениться? Чтобы что-то изменилось, нужно ставить задачу и её решать. Жёстко и на зубах. Или плыть по течению. Что может и лучше - если в мире с душой. Тут по-разному. Иногда обстоятельства сильнее нас.

А радости-то сколько! Как это похоже на мечты чтобы у соседа хата сгорела и корова сдохла.

Задача-то поставлена: сделать микросхему PDS и чтобы нестандартный ЦАП, тактируемый двумя различными частотами, находился внутри микросхемы. Однако желающих заняться этим не находится. Слух о том, что можно использовать два внешних стандартных ЦАП на выходе ПЛИС не подтвердился. Ситуация тупиковая. Так что, возможно, и в самом деле только и остаётся, как Вы выражаетесь, плыть по течению в мире с душой.

А разве не я её в этой теме поставил? Да и не только в этой теме? И не только я?
Не, Александр, это не выпендрёжь, а момент истины.

Мир сильно изменился, и синтезаторы вместе с ним. А где они нужны прежде всего? Сами понимаете - в оборонке.
А какие требования накладывает эта отрасль? - Правильно, доли микросекунд по времени перестройки.
А что это означает? - Это означает, что мы теперь, вопреки нашему общему происхождению из России, - враги.
И Виталий априори и независимо от него - мне тоже враг. Хотя он по роду и в душЕ - русский человек, как и Вы.
Но тут уже ничего не сделать, осколки не склеить, хотя мы продолжаем быть зависимы друг от друга.

Я свою мысль высказал: DDS на основе рандомизации отсчётов времени и/или уровней - передовейшее направление синтеза.
А время реализации и востребованности PDS прошло и не вернётся.
А кто ещё тут это сможет сказать Виталию, кроме меня?

Патентуйте, экспериментируйте, осваивайте - всё в ваших руках, ради Бога! А с меня хватит.

Синтезаторы DDS и в самом деле самые быстрые. Кто ж будет это отрицать? Но кроме быстроты переключения важны и другие характеристики, такие как диапазон частот и спектральная чистота сигнала. Вот, к примеру, одна из последних выпускаемых ADI микросхем – AD9914, рекомендуемая ими для использования в новых разработках. Тактовая частота 3,5 ГГц, ну и рабочий диапазон частот естественно много ниже. Спуры они указывают всего лишь на четырёх частотах. Так в средине диапазона, на частоте около 700 МГц – -57 дБн, а в конце диапазона, на частоте около 1400 МГц - -52 дБн. Но это так называемые типичные случаи, которые, конечно, не исключают цифр похуже. Как-то спрашивал у них, почему они не называют гарантированных цифр. Ответили, что могут, но за это надо дополнительно платить, думаю, немалые деньги. Ведь надо мелким шагом просмотреть весь частотный диапазон каждого продаваемого образца. Работа довольно-таки объёмная. Да и ещё - потребление чудовищное – около 3 W. Конечно, кому-то нужны и такие микросхемы, но далеко не всем. Кому-то необходимы и спектр почище, и потребление поменьше, и диапазон частот повыше. Вот тут бы и подошёл PDS.
Другое дело, если Александру удастся осуществить свой DDS с заявленными характеристиками: диапазон частот 10 МГц – 20 ГГц; спуры ниже -100 дБн; время переключения 100 наносек max. Вот это будет настоящая «бомба». Пожелаем ему успехов в этом деле с надеждой что всё у него получится.

Обсуждали ранее, есть быстрее, например AD9163. Также может работать в режиме DDS, все параметры получше, прогресс есть. А графиков чистых побочных составлящих нет, есть только SFDR, с гармоническими составляющими, а они не столь важны. Если их вычесть, получится лучше чем 57 дБн на 700 МГц для AD9914. И платить денег за подробные характеристики не надо, AD дает в свободное виртуальное пользование макетную плату с DDS, тоже писали об этом.


Оборонка кстати немного кушает, особенно там, где нужны микро/нано-секунды. Для многоканальности пригодились бы, когда по цене/качеству станет выгоднее, чем ЖИГ-фильтры использовать.


Светлые головы посещают эту тему, мой низкий поклон, рано ссориться ) И от Виталия ждем "земных" результатов.

Разбрасывание глупостей тут и там не делает Вам чести.

Нажмите для просмотра прикрепленного файла
Нажмите для просмотра прикрепленного файла
Не в моих правилах отвечать на мелкие комариные укусы, делаю исключение из-за былого к Вам уважения. Где-то Вы спрашивали (за точность не ручаюсь, искать не стал, передаю лишь смысл сказанного): "A что он вообще тут делает, что за блажь такая?" Отвечу - не надо делать сложного из того, что проще простого. Я делаю только лишь то, что велит мне сердце. Может поймёте.
........................................

Всех с Днем Защитника Отечества!

Какие глубокие завязки с Ванкувером. Кто бы мог подумать? Вместе с Виталием гадал.
Кто старое помянет ...

Да, верю, что есть и получше, чем приведенный мной пример AD9914. За всем не уследишь, уж больно много их разных. Но не настолько лучше, чтобы заявлять, что кроме DDS ничего и никому больше не нужно. Главное, тут важен прогресс в технологии, когда уже достигнута тактовая частота 12 ГГц, что и для PDS было бы хорошо.

Можете и не дождаться, ведь я сам не умею делать микросхемы. Как Вы оцениваете способности Миландра? Знакомы ли Вы с кем-либо оттуда?

Я бы поостерегся слов лучший, незаменимый - это крайности и ни к чему хорошему они не приводят. К PDS это также имеет отношение. Да, возможно и нужно для продвижения технологии где-то на 10-20 дБ лучше, чем любое другое решение, но это крайне мешает на начальном этапе развития. Пусть будет макет на коленке, со спурами 57 дБн - для меня приятно видеть железку, дальше посмотрим, что с этим делать.


Никак, не нравится такой путь развития, дорогостоящий и рискованный. Только в кооперации со студентами.

Не понял, какой макет Вы имеете в виду? Если PDS, то он есть, см. приложенный файл. И там спуры -70 дБн, т.е. много лучше чем -57 дБн.

Хорошо, будем считать первой итерацией, алгоритм работает, спуры низкие. Следующий вариант - шумы (2 ЦАП с суммированием например, продумать изоляцию от FPGA, как источника шума), и по-возможности более высокая частота работы FPGA. Важно посмотреть на спуры вблизи кратных частот.

Тема так разрослась, что стала уже историей. Сейчас стал делать закладки, иногда интересно посмотреть. Довольно много интересных мыслей было и просто прикольных моментов. С Ванкувером тоже прикольно было (без всяких подковырок - по-доброму). Вообще, оно всё хорошо, когда границы не переходит. Ну да ладно, проехали.

К Вам вопрос, пока Вы тут появились. По поводу очистки сигнала внешним стробированием. Правильно ли я понимаю, что если взять плохенький по шумам делитель, но удобный в использовании (например, ADF4002), то я могу улучшить его шумы, подключив на его выход D-триггер (tiny logic), clock которого подключу к клоку ADF? Или я что-то пропустил здесь? В чем тут фишка?

Понимаю, что VCO ляпнул, умеет он.


Мне показалось вам эта фишка хорошо знакома, по соседней ветке с ЭМС ) Идея очень простая, вы ее даже проговаривали и осмысливали. Добавочное дрожание фазы на выходе любого делителя определяется тремя вещами: технологией изготовления микросхемы, длинной пути от тактового сигнала до выхода и внутренней ЭМС. Внешний триггер дает нам простор в выборе технологии и сокращает задержку от клока до выхода. В "правильных" делителях внутри обязательно будет стоять стробирующий триггер. Первый пример, что пришел в голову - NB7N017M, делал когда-то давно на нем дробный делитель с внешним управлением. Виталия никак не могу уговорить на внешнее стробирование, посмотрите на его схему, FPGA фактически напрямую связана с аналоговой частью, шумы беспрепятственно пролезают.
Сейчас поищу ссылку, где на приборе замерил разницу со стробированием и без, ее и можно в закладки положить.
Кстати D-триггер любой подойдет, пробовал и National, и TI, и NXP серий AUP, AUC, LVC, много их. Это что касается КМОП технологий. По остальным не знаю.

Тут беседа была:
https://electronix.ru/forum/index.php?showt...st&p=993484

1-ый случай - тактовая частота 100 МГц разветвляется на CPLD и внешний триггер, делится на 5 на CPLD и подается на D-вход триггера
2-ой случай - сигнал снимается напрямую с выхода CPLD

Столько фактуры накопилось, что видимо уже голова не держит. Чтоб не запутаться, схема включения для ADF4002 будет такая?

Нажмите для просмотра прикрепленного файла
Красивые шумы, однако, получаются...

В целом, да. По уровням и задержкам еще посмотреть. Для КМОП по входу можно добавить резистивный делитель на Uпит/2. А по задержкам чуть интереснее CPLD, легко добавить логический элемент, частота 400 МГц, управление фазой и скважностью (внешняя синхронизация).


По-моемому сейчас все производители OCXO/VCXO в качестве активных элементов широко используют похожую логику: Magic Xtal, Morion, Crystek, Abracon ... Сомнений нет.

И всё-таки 2 ЦАПа? Куда их включать? Недавно обсуждали этот вопрос с TAY (см. стр.153). Ничего не получается. И изоляция от FPGA не поможет. Шум – это шум дробности из-за неточности ЦАП. Без дробности шум на порядок ниже. А точным ЦАП не сделать, поскольку резисторы «размазаны» по печатной плате. ЦАП должен быть внутри микросхемы.

Распределенность положения думаю роли не играет, частоты достаточно низкие. Какая точность нужна? Есть матрицы резисторов. Почему спрашиваю, делал мультибитный сигма-дельта модулятор на частоту около 100 МГц, 8 резисторов, точности хватало, внутри одной сборки разброс - доли %.

Кто о чём, а вшивый о бане: мои мысли о рандомизации синтеза терроризируют мой мозг. Сейчас пришла в голову простая и вместе с тем нетривиальная идея использования для полной рандомизации элементарной RC-цепочки, управляемой цифровой рандомизацией. Мне кажется, что это ответ на все вопросы, в т. ч. по управлению.

Можно немного поподробнее? Не очень понятно о чем речь.

Использованы именно матрицы резисторов: 8 штук по 4 резистора в каждой. Но влияет также и временнОе рассогласование: 32 дорожки разной длины от FPGA до резисторов. Возможны также и искажения сигналов с выходов RS-триггеров в FPGA. Эти триггеры являются составной частью ЦАПа. Одно ясно, что дело в ЦАПе.

Между самими матрицами есть разброс и не малый. Допустим 1%, а это считается высокой точностью, меньше точности младшего разряда 7-битного ЦАП. Есть матрицы резисторов более 4 шт, вот о чем говорю. Пусть будет 5 %, но главное внутри матрицы будет точнее. Нельзя ли в опытном образце сделать резисторов меньше?


Дорожки можно подровнять до 0.5 мм, решаемая задача. Триггеры желательно выносить за FPGA, делить цифровую и аналоговую части.

Конечно, можно было бы экспериментировать и дальше, но вот беда – сам я уже ни на что не способен, а помощников нет, и денег тоже нет.

В макетной части могу помочь, по схемотехнике, печати. Будем надеятся, что найдется спонсор.

С ADFкой может быть один нюанс - у нее на выходе очень короткие импульсы и обычная схема, как у Вас нарисована, может не пойти (тут многое будет зависеть от быстродействия D-триггера и задержек). Cхему можно немного переработать (добавить еще один D-триггер) и она будет стабильно работать даже с обычными 74AC/74LVC, но коэффициенты деления будут только четные.


Вот еще здесь я картинки свои выкладывал с EPM3032A и 74LVC74A https://electronix.ru/forum/index.php?showt...t&p=1414370 . Если бы "измеритель" был получше, то разница думаю была бы получше видна.

Подскажите по микросхемам дискретных фазовых детекторов. Кто-нибудь имел дело с SY100EP140L которые теперь микрочип? Как они по фазовым шумам и какую к ним аналоговую обвязку надо для коммутации токов перед фильтром? Там же куча транзисторов, нет ли подходящих сборок интегральных в одном корпусе?
Имеет ли смысл собирать PDS на нескольких дискретных PFD c двоичным соотношением токов в каскадах? Какой выигрыш можно получить в зависимости от числа каскадов?

Импульс меньше периода?


Вроде должны быть аналогичны MC100EP140, а там схем применения много.


Зачем городить свой чарджпамп на выходе? Дифференциальными методами хорошо убирается постоянная составляющая, как в HMC439. По фазовым шумам думаю, как у многих ECL микросхем - в ближней зоне хорошо, в дальней - около 150-155 дБн/Гц, т.е. использовать на низких частотах не выгодно.


Да, если применять в дискретном варианте PDS, есть некоторый смысл, как замена RS-триггерам. Как всегда, головная боль с этими триггерами - "мертвая" зона. А вот с количеством, вопрос действительно интересный. Виталий как-то писал, что увеличение количества должно приводить к суммарному уменьшению шума. Но это верно для случая равнозначного вклада всех парциальных детекторов, в ином случае можно получить противоположный эффект. И чтобы это понять, нужно глубоко вникать в структуру, как тау.

А у меня еще вот какой неудобный вопрос к Виталию: позволяет ли структура PDS распараллеливать операции? Как правило внутри любого DDS цифровая часть работает на низкой частоте и только за счет одновременной работы 2-4-8-16-32- ... ядер удается сформировать данные на единицах/десятках ГГц. И очень часто, именно для DDS, развитие идет не по пути повышения технологии (уменьшения nm), а за счет увеличения количества ядер, потому как аналоговая часть, имеет большой запас по частоте.

Не понял что за «мёртвая» зона в RS-триггерах? Поясните, пожалуйста.
Да, увеличение количества расщеплённых фаз и, соответственно, парциальных детекторов приводит к снижению шумов из-за их некогерентного сложения. Различие во вкладах парциальных детекторов незначительное (доли процента), так что на результат это практически не влияет.
В PDS расщеплённые фазы работают параллейно на пониженной частоте. На выходе их сигналы суммируются, так что результат получается как если бы детектор в целом работал на исходных высоких частотах.

https://www.google.com/search?&q=pfd+dead+zone

По вашей ссылке там речь идёт о мёртвой зоне в ЧФД. Но при чём здесь RS-триггер? – в нём мёртвой зоны нет.

Мертвая зона в ЧФД в первую очередь связана с неопределенным состоянием триггера, при малой разнице между фазами сигналов, из-за задержки обратной связи сброса/установки. Схема накачки скорее имеет нелинейность, чем неопределенность, и также важна. Мне запомнился момент, когда Шаманъ говорил о неудачных попытках применения триггера с обратными связями на дискретных элементах в качестве ФД, и поэтому пришлось перейти на схему XOR, в которой этих недостатков нет.


Для меня это не столь очевидный факт.


Процесс умножения, поднятие частоты, всегда непростой, не легко улучшить или сохранить шумы и спуры, особенно при большой разнице между конечной частотой и частотой ФД. Есть много мешающих факторов: ЭМС, УПТ ...

Опять ЧФД? Зачем? Мне кажется, что лучше применять RS-триггеры или XOR (разницы особой нет). Это проще, нет мёртвой зоны, частотные свойства выше.


Но это всё-таки факт (см.прилагаемую статью). Правда, там полученный эффект, благодаря некогерентному сложению шумов, небольшой из-за малых временнЫх сдвигов и действует только в области высокочастотных отстроек. В PDS он будет значительно бОльшим, включая весь диапазон отстроек.


Согласен, но это уже другая тема.

У RS-триггера обратная связь есть, посмотрите пожалуйста структуру, тактируемый он или нет - это другой вопрос. Фазовые детекторы на RS-триггерах работают на нулевом фазовом сдвиге, на XOR - при сдвиге около 90 град, и он по своему принципу ближе к аналоговому смесителю.


Эту статью знаю, ее я и приводил ранее. Там речь о равнозначном сложении. У вас пока не вижу равнозначности по всем выходам.

Обратная связь в RS-триггере: чему она мешает? Фазовые детекторы на RS-триггерах при нулевых сдвигах работать не могут. Они работают при сдвигах около 180 град.

Все расщеплённые фазы от начала и до выходов парциальных детекторов совершенно идентичны друг другу. Какую неравнозначность вы имеете в виду?