Цитата(Chenakin @ Oct 31 2016, 07:59)
Да, грустная история. Может ещё и не поздно попробовать, если дело стоящее? Вон, Виталий не сдается со своим PDS. Его можно долго критиковать по разным вопросам, но его настойчивость вызывает уважение.
Уж коли затронули меня, то придётся отреагировать
И опять-таки о расщеплении фаз с некоторыми уточнениями..
Казалось бы, идея проста, универсальна и пригодна для борьбы с помехами в разных других вариантах систем частотного синтеза. Однако это не совсем так. В принципе, можно её применить, к примеру, в синтезаторе типа Fractional-N PLL для снижения помех дробности, и такие попытки предпринимались [1; 2], но при этом возникают проблемы практического плана. Нетрудно представить какой длины во времени будет процесс на входах парциальных детекторов Fractional-N PLL синтезатора, в том числе и в варианте с дельта-сигма модуляцией, если требуется получить сетку частот, скажем 1 Гц. Это многие миллионы тактов, и потому, чтобы получить существенный положительный эффект необходимы сдвиговые регистры чрезвычайно большой длины. Кроме того, поскольку меняется целочисленная часть коэффициента деления N, надо менять и длину регистров, что сопряжено с дальнейшим существенным усложнением структуры. На практике же используют сдвиги всего лишь на несколько тактов, что, естественно, малоэффективно в снижении уровня помех дробности и шумов. Так в работе [3} показано, что при использовании 4-х временных сдвигов получается выигрыш по шумам порядка 3 дБ, но при отстройках от сигнала, значительно превышающих 10 кГц. При меньших отстройках, 10 кГц и менее, выигрыша практически нет. И кому от этого счастье?
Следует также отметить, что в простейшем виде, в синтезаторах с целочисленными коэффициентами деления, идею расщепления фаз используют для снижения уровня шумов за счёт повышения частоты сравнения и некогерентного сложения шумов [4]. Небезынтересно также заметить, что в таком виде идея запатентована как новая [5] без ссылки на первоисточники [6; 7], где она значительно ранее заявлена в обобщённом виде, а позже развита в работах [8, 9, 10, 11],
1. Woogeun Rhee and Akbar Ali, Phase/frequency detector with time-delayed inputs in a charge pump based phase locked loop and a method for enhancing the phase locked loop gain, US Patent 6,147,561, 14.11.2000.
2. Baoyong Chi and others, A Fractional-N PLL for Digital Clock Generation With an FIR-Embedded Frequency Divider, Institute of Microelectronics, Tsinghua University
Beijing 100084, China, 1-4244-0921-7/07, 2007 IEEE.
3. Koji Tsutsumi and others, A Low Noise Multi-PFD PLL with Timing Shift Circuit, Mitsubishi Electric Corporation, 5-1-1, Ofuna Kamakura, Kanagawa, 247-8501, Japan, 978-1-4673-1088-8/12/$31.00 ©2012 IEEE.
4. Fujitsu News, 8 October 2013, Fujitsu Develops Low-Noise Signal-Generating Circuit Technology for Automotive Radar and Other Transceivers -
http://www.fujitsu.com/global/news/pr/arch...tml#scrollTop=05. Jen-Chung Chang et al, Phase Locked Loop with Shifted Input, US Patent 7,636,018, 22.12.2009.
6. Козлов В.И., Патент России № 2003227, Синтезатор частоты, приоритет 30.05.1991.
7. Koslov V.I., Digital PLL Frequency Synthesizer, US Patent 5,748,043, 05.05.1998, PCT Filed May 03, 1994, PCT/US94/04880.
8. Варфоломеев Г.Ф. и Козлов В.И. Синтезатор частоты для аппаратуры радиосвязи пятого поколения, Техника радиосвязи, Вып. 2, 1995.
9. Vitaly Koslov, A New Concept in Frequency Synthesis, Microwave Product Digest, Oct 2010.
10. Vitaly Koslov, A Low Cost PLL Frequency Synthesizer with Fine Frequency Resolution, Microwave Product Digest, Feb 2011.
11. Alexander Chenakin, Looking Beyond the Basics, Microwave Journal, April 2014.
) 