Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Работаем с ПЛИС, области применения, выбор
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38
  1. Делитель f1 на f2 (20 ответов)
  2. конфигурация пина как open-collector в Spartan-3? (2 ответов)
  3. Нужна схема какого-нибудь контроллера переферийного устройства (2 ответов)
  4. .bin в исходник (2 ответов)
  5. несколько глупых вопросов..... (7 ответов)
  6. программирование EP1C3 (19 ответов)
  7. Делали CAN-контроллер на ПЛИС? (2 ответов)
  8. Помехи создаваемые ПЛМ (7 ответов)
  9. Quartus 4.1 (0 ответов)
  10. Все теже IP Cores (23 ответов)
  11. Что лучше использовать Bus Hold или Pull-up? (4 ответов)
  12. Контроллер EPCS (3 ответов)
  13. Что-то с NIOS II не так (17 ответов)
  14. SPI в Cyclone EP1C6 (14 ответов)
  15. ПЛИС для начинающего... (9 ответов)
  16. Хмм знатоки Xilinx(+) (16 ответов)
  17. PCI Altera или XILINX (8 ответов)
  18. Почему IN-pin ведет себя как LowOutput-pin в CPLD? (1 )
  19. Есть ли у кого J.83 core (0 ответов)
  20. Корпуса ПЛИС серии ProASICPlus (6 ответов)
  21. Проблема с синтезом. Память под Synplify 8.2.1 (18 ответов)
  22. FFT 2.1.2. Какой формат данных? (0 ответов)
  23. Кто на чем интерфейсит свои дев- и продакт-борды ? (2 ответов)
  24. FFT 2.1.2 для ALTERA (0 ответов)
  25. Как CPLD относятся к электромагнитным помехам (6 ответов)
  26. Линия задержки для импульсного сигнала на 2 мкс (1 )
  27. DCM в XC3S400 (13 ответов)
  28. Возможно ли в принципе сделать такое с использованием ПЛИС? (17 ответов)
  29. PCI Интерфейс на ПЛИС (26 ответов)
  30. Определение stepping revisions Virtex2 (4 ответов)
  31. Правильное использование констрейнов (1 )
  32. Может кто подскажет по PCI PLDA 7.0.2 (4 ответов)
  33. Потребление 6-го Циклона Vccio (3 ответов)
  34. Моделирование RocketIO в Aldec (8 ответов)
  35. Теорема Пифагора в FPGA (12 ответов)
  36. хелп (3 ответов)
  37. Вопрос чайника (1 )
  38. Forward DCT 2D тестовые вектора (5 ответов)
  39. Отслеживание сигнала (10 ответов)
  40. Цены на IP cores (3 ответов)
  41. JTAG порт в Циклонах. (3 ответов)
  42. Реализация матричной клавиатуры в схеме с ПЛИС (MAX7XXX) (4 ответов)
  43. Altera аппаратные умножители и Sy*npl*ify (3 ответов)
  44. ->MicroBlaze, (NIOS | NIOS II) <-> ARM 720 (-- ответов)
  45. арифметичкеское кодирование в FPGA(+) (8 ответов)
  46. Linux Xilinx (2 ответов)
  47. FT2232C(FIFO)+плис (2 ответов)
  48. FPGA и CPLD (25 ответов)
  49. FPGA+microprocessor (6 ответов)
  50. Xilinx ISE BRAM+MULT18X18 (11 ответов)
  51. Что будет на выходе Виртекса (4 ответов)
  52. нужен совет по реализации Asynchronous FIFO (13 ответов)
  53. Детская проблема (14 ответов)
  54. формирование короткого импульса (15 ответов)
  55. Тонкая настройка ПЛИС (2 ответов)
  56. XC3S400-4PQ208I не всегда прогружается (5 ответов)
  57. xc2v8000 + xc2v6000 (9 ответов)
  58. Timing constraints in Altera (3 ответов)
  59. Вопрос по корам контроллеров SDRAM (14 ответов)
  60. Extended Temperature Support for Cyclone II (3 ответов)
  61. Возможно ли встр. программирование Platform Flash (1 )
  62. RS422 на XC3S400-4PQ208I (5 ответов)
  63. Интерфейс NAND Flash (17 ответов)
  64. FPGA и FLASH (2 ответов)
  65. формирователь короткого импульса (1 )
  66. Spartan-3 + DDR (5 ответов)
  67. Как поймать start stop bit в I2C? (3 ответов)
  68. PCIe 8х (0 ответов)
  69. FPGA + DDR SDRAM (10 ответов)
  70. Согласование ПЛИС <=> DDR SDRAM (9 ответов)
  71. Каким образом получаеться нетлист у Coregen (3 ответов)
  72. подтягивающий резистор (7 ответов)
  73. Quartus II 5.0 (3 ответов)
  74. Табличные схемы, выбор ПЛИС (15 ответов)
  75. Перспективы ПЛИСов и области их применения (15 ответов)
  76. Xilinx XC4VFX (3 ответов)
  77. Вопрос про DCI пины в S3 (11 ответов)
  78. Народ, подскажите, если знаете (10 ответов)
  79. А вот как заканчивается лимит прошивок в Альтерах? (15 ответов)
  80. Надолго ли хватит ПЛИС Altera MAXII? (10 ответов)
  81. Счетчик-таймер. (3 ответов)
  82. Моделирование DCM Spartan 3 (7 ответов)
  83. LPM_BUSTRI (3 ответов)
  84. не работает PLL в cyclone epc3 (15 ответов)
  85. Spartan3 - банк с входами LVDS (6 ответов)
  86. Spartan-3 (3 ответов)
  87. Сбои в ПЛИС при большом количестве 1 (10 ответов)
  88. IP SONET/SDH (1 )
  89. Кто-нибуть может объяснить смысл ошибки ? (3 ответов)
  90. Использование BRAM16 в V4(+) (5 ответов)
  91. LVDS (9 ответов)
  92. Altera или Xilinx (22 ответов)
  93. Вопрос по GCLK_Buffer для Spartan 2... (6 ответов)
  94. Нужна консультация по LVDS (3 ответов)
  95. Блоки ввода-вывода Xilinx (7 ответов)
  96. параллельная LVDS шина на Xilinx (4 ответов)
  97. Срочно нужен ответ на вопрос: (6 ответов)
  98. Раскрытие прошивок ПЛИС! (15 ответов)
  99. Один клок на несколько ПЛИС (16 ответов)
  100. Как задержать старт конфигурации ПЛИС (9 ответов)
  101. Выгорел танталовый конденсатор (21 ответов)
  102. программирование параллельной флэш через FPGA (2 ответов)
  103. Моделирование в Modelsim из WebPack (9 ответов)
  104. Сравнение двух сигналов (7 ответов)
  105. Actel (38 ответов)
  106. Использование Boundary Scan (6 ответов)
  107. Gigabit Ethernet и Altera Cyclone II (17 ответов)
  108. Не получается работать с SSRAM (2 ответов)
  109. Симуляция файла *.pof (4 ответов)
  110. Народ кто нибуть работал среде Triscend FastChip 2 (11 ответов)
  111. PLL и PLL'ный генератор (2 ответов)
  112. Вопрос по меге dcfifo (10 ответов)
  113. изъятие изображения из Ethernet Camera (3 ответов)
  114. ACEX 1K30 питание (11 ответов)
  115. Симуляция функциональная Vs временная (40 ответов)
  116. мультиплексор (9 ответов)
  117. JTAG цепоча не работает (24 ответов)
  118. Констрейны (3 ответов)
  119. Сжатие видео (8 ответов)
  120. Микропрограмные автоматы(+) (5 ответов)
  121. Помогите с Boundary Scan... (3 ответов)
  122. Перепрограммируемый fir фильтр от Альтеры (1 )
  123. Система:LCD+video card+video captue card (5 ответов)
  124. Вопрос про конфигурирование FPGA (7 ответов)
  125. Boundary-Scan Mode и Slave SelectMap (1 )
  126. Configuration Spartan-3 (3 ответов)
  127. Проблема синтеза под Altera (29 ответов)
  128. Глобальный clock в Xilinx (3 ответов)
  129. Как отключить Timing Extractor? (10 ответов)
  130. Отладочная плата для virtex (5 ответов)
  131. ПЛИС <=> DDR2 (1 )
  132. Недорогие отладочные платы... (4 ответов)
  133. ->OPB <-> User Core (-- ответов)
  134. AT17F (1 )
  135. FPGA+LCD (7 ответов)
  136. Существуют ли "Советы бывалого" (2 ответов)
  137. работа с ml401 при помощи EDK 7.1 (3 ответов)
  138. FPGA with real time image & video processing (4 ответов)
  139. Сигнал ...which will be trimmed... (5 ответов)
  140. Плис + ШИМ управления яркостью LED (11 ответов)
  141. CoolRunner+ByteBlaster (3 ответов)
  142. Помогите новичку (5 ответов)
  143. CoolRunner II (7 ответов)
  144. скорость Spartan 3 vs Virtex 4 (2 ответов)
  145. pullup/dulldown резисторы в ALTERA MAX EPM7064S (3 ответов)
  146. нужна дока на Aktel (1 )
  147. Боремся с защёлками (11 ответов)
  148. Почему падает сигнал LOCK блока DCM? (11 ответов)
  149. Потребление ПЛИС Xilinx. (7 ответов)
  150. Подключение ПЛИС max7128S к светодиодам (1 )
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.