Существует ли способ найти в проекте заданный padstack? Задача - заменить via на другие с большей кп. Padstack processor заменяет не все, поэтому остаток приходится отыскивать глазами и заменять вручную. Всего их около 8500 шт.

если ли у Exp2005.1 какой нибудь инструмент вариантов исполнений. А именно.
Есть схема, три её варианта, отличающиеся по мелочи, где то резистор добавлен, где то убран. и тп. Как не плодя проекты, организовать работу. Или только через копи пейст папок, проектов?

Возможно, Вам будут советовать использовать Variant Manager. Не ведитесь Костыль это. Именно копи-паст. К сожалению.

существует. Есть волшебная утилитка AATK, в которой много всяко-разного, в том числе и замечательная команда - Replace Vias.

Roman53
Т.е. насколько я понимаю, встроенных средств нет, только через automation. Спасибо, AATK_V4.1 я уже скачал, попробую разобраться. Хорошо хоть, что уже есть готовые скрипты, не надо учиться программировать =).

Roman53, утилитка под 2005.1 встанет?

Странно, но я знаю пользователей которые активно используют Variant Manager и претензий не высказывают (может конечно стесняются ). В чем там проблемы?

fill, подскажите пожалуйста (правда это скорее по dxd), можно ли все таки скопировать полностью один дизайн в другой внутри одного проекта? Вместе с платой... По аналогии с копированием листа схемы из одного Schematic в другой... Это, в общем-то, тоже мне как бы для вариантов... Одна девайсина с разными половинами схемы, отвечающими за интерфейсную часть.

Я видел ваше сообщение с данным вопросом, но пока не стал отвечать, т.к. нужно провести эксперименты по вариантам решения (теоретически я вижу несколько обходных вариантов), а у меня пока катастрофически нет на это времени.

Везет Вам. А я вот ни одного вариантного менеджера вживую не видел Лично знаком только с одним иодным дизайнером. Он тоже не жалуется.

Имхо, конечно, но сам VM и есть проблема. Чего он только не умеет - если мне что-нибудь от него надо, обязательно не умеет!!! Количество слоев поменять не хочет, убрать компоненты, не трогая разводку, не научился. И трогая, кстати, тоже. Ну и все. Больше мне от него ничего не требовалось. А умеет он подменять компоненты, но только если корпус не меняется. В общем-то дело полезное, конечно, но имхо оно не стоит того, чтобы из-за этого использовать VM и раздувать проект. Если мне такое будет надо, я лучше перечень элементов новый сделаю. Имхо, структура проекта Expedition и без того перегружена и запутана до такой степени, что вполне нормальными считаются периодические падения проектов и их последующее восстановление путем создания нового. C VM, имхо, это будет происходить чаще

ЗЫ. По поводу возможностей VM могу ошибаться, давно не пробовал, может что изменилось к лучшему. Но слабо верится, т.к. вопросы SM и f0GgY не остались бы без ответа, и им был бы дан совет попробовать именно новый, улучшенный VM

Для SM VM явно не подойдет, т.к. в данном случае наверняка две разработки будут сильно отличаться по разводке и VM здесь уже не применим.

мне надо чуть другое. я некорректно выразился, извиняюсь.
плата одна, схемы три. Т.е. мне надо что бы на одну плату "вешалось" три схемы.

Или не заморачиваться и решать этот вопрос профсто соответствующим оформлением кд.

Извините, в торопях вопрос другого человека по поводу замены стеков воспринял за ваш. В принципе если идет реч о замене\удалении компонентов в схемах\плате (при этом трассировка одна на все варианты), то VM должен вам подойти.



В padstack есть Technology (варианты исполнения стека площадок), таким образом если внутри этого же padstack задать другие данные по площадкам (а это насколько я понимаю и требуется) для новой технологии и в плате (Setup>Parameters) включить эту технологию, то автоматом изменятся сразу все площадки на нужные.

Он умеет удалять компоненты, не трогая трассировку (оставляя КП)? Я что-то пропустил. Все, ушел заниматься самообразованием.

Да, именно. Грубо говоря - здоровый кусок схемы "справа, снизу и сверху от ПЛИС" у всех одинаков, и его разводка сохраняется, а "слева от ПЛИС" - совсем разная, разные компоненты, разъемы, дорожки... Кстати не мешало бы заодно при таком "клонировании" Design-а еще бы и IOD-но-ПЛИСовый блок клонировать заодно... Хотя это и вручную вроде не напряжно.

подскажите пожалуйста,
ренамбер рефдесов в схеме (dc2005.1) можно ли сделать автоматически.
структура иерархическая (листы схемы, разные файлы)

http://megratec.ru/forum/1/?theme=1629&find=renumber

Пытаюсь сделать библиотечный элемент - светодиод с одним общим анодом и двумя катодами, т.е. фактически 2 светодиода в одном 3-хвыводном корпусе с одним общим электродом. На схеме требуется раздельное отображение светодиодов. При импорте этих 2-х символов, в каждом вентиле выводу анода ставлю в соответствие один и тот же номер физического вывода корпуса. Но при использовании созданного элемента в проекте, каждому символу светодиода почему-то ставиться в соответствие отдельный корпус, хотя на самом деле корпус должен быть один. Каким образом можно (если конечно можно) осуществить задуманное и что я делаю неправильно?

Если анод общий, то и на схеме, как я понимаю, светодиоды будут расположены рядом. Почему бы не сделать один символ в котором нарисовано рядом два светодиода с соединенными анодами?

В том-то и дело, что не рядом, а в разнесенных друг от друга частях схемы.



Понятно, что это самый простой вариант, но он неудобен с точки зрения читабельности схемы, по словам разработчика этой схемы. Да и вообще с трудом верится, что такая простая вещь нереализуема в таком серьезном пакете.

Никаких проблем
http://megratec.ru/data/ftp/exp_movie/new/common_pin.avi

Может цепи к которым подсоединяется такой светодиод находятся на разных листах, и там идет эта цепь с приставкой _p1 и _p2. Поэтому на плате появляется другой компонент.
Ну и вариации на тему поставить рядом на плате с заведомо одной цепью и смотреть что будет.

fill
Спасибо за оперативность. Ваш вариант я пробовал, но почему-то сразу он у меня не сработал, сейчас работает. Но смущает один момент. Насколько я понимаю, вы назначили оба светодиода в один гейт, как слоты. В этом случае система воспринимает их, как логически эквивалентные и допускает свопирование катодов. А на самом деле светодиоды разные и светятся разными цветами. (красный и зеленый). В этом есть потенциальный риск, но похоже это единственный вариант.

max77
Дело в том, что при упаковке, независимо от того подключены они или нет, система дает им разные рефдесы и на плате действительно для каждого символа отдельный корпус.

Frozen_Package=Fix не даст этого сделать при последующих упаковках и в плате

Подскажите пожалуйста!
В DxDesigner'е (2007.7) нарисовал схему усилителя из нескольких одинаковых каскадов на ОУ. Перед входом каждого ОУ - по конденсатору.
При проверке правил возникают ошибки 105 - Un-driven net, указывающие на соединения ОУ с этими конденсаторами.
В чем тут дело?
В каждом случае net точно соединяет вход ОУ с конденсатором.
Если схему входа чуть поменять (пустить не через конденсатор, а другим способом), то ошибка не возникает.

подскажите плиз, в CES'e класс Minimum, я так понимаю не редактируется, и в каких случаях Exp пользует этот класс?
спасибо

f0GgY
Насколько я понимаю, схема минимум собирает в себе минимальные значения ширины проводника и зазоров, из тех, что заданы в других схемах, видимо для удобства. Использовать эту схему вы можете сами для какой-нибудь области правил.

Это электрическая-логическая проверка - есть ли в цепи драйвер (передатчик) сигнала, т.е. выходной или двунаправленный пин. В вашем случае получается что в цепи есть только одни приемники сигнала.

Я вроде бы рисовал и входы и выходы...

Возникли другие вопросы, более серьезные. Может быть, подскажите, Fill.

1. В DxD нету кнопки сохранить. Все действия автоматически сохраняются. И можно сделать откат действий. Но почему-то не всегда.
По моей вине из окошка с навигатором удалился Design. Хотел я было нажать на кнопу Undo, да она погасла вместе со всей историей проекта.
Дизайн не хотел восстанавливаться ни в какую.
Пробовал восстанавливать через Auto Backup Utility. Подсовывал этой утилите все три возможных варианта бэкапов, которые DxD автоматически создавала. В каждом случае получал сообщение о том, что восстановление прошло успешно. Заходил в DxD, но дизайна со схемой по-прежнему не было.
После этого взял один из этих автоматических бэкапов и раскидал его содержимое, куда что больше подходило. В DxD теперь всё появилось.
Но когда я перехожу из DxD в ExpeditionPCB, появляется такое сообщение:


Залез в CES, там действительно есть лишняя GND-цепь, которой на схеме нет:

Если ее отсюда удалить, то она появится вот тут:

Как поправить проект?

2. В ExpeditionPCB пытаюсь менять ширину трасс, но меняются не все трассы. Параметры у всех цепей должны быть вроде бы одинаковыми...
-->
Почему так и что делать, чтобы менялись ширины у всех трасс??

1. В каждой версии AutoBackup содержится
- папка database
- файл *.prj
При замене текущих файла и папки на те что в AutoBackup, изменяется как содержание designs, так и рисунок схемы (если он был изменен).
Достаточно открыть файл *.prj и увидеть что там в секции "LIST Designs" перечислены дизайны.
Поэтому не понятно что и как вы сделали, что не смогли нормально восстановится из последней сохраненной сессии. Это все равно что заблудиться в двух соснах.
2. Ширина трассы задается в классе цепей. По месту ее фрагменты можно изменить на любую ширину, соответствующей командой - выполнение на выбранные сегменты, если изменение приведет к нарушению зазоров, то не выполняется.

Есть Reusable Block
В нём Ref des силка и ассембли стоят как надо. рис.1 (отредактировал всё в режиме рисования)

при загрузке блоков в проект всё это дело перемешивается. возникает вопрос - как упорядочить с минимальными потерями? рис.2

Можно опять расставлять руками, но не понятно какой рефдес к какому компоненту, ибо когда в режиме рисования нажимаешь на рефдес выделяются плейсменты у всех компонентов блока.

Подозреваю, что в библиотеке надо исправить рефдесы (отцентровать) во всех компонентах блока .

или есть какие нибудь ещё мысли?
спасибо!

Сосны оказались кактусами.
Спасибо!
С ширинами трасс получилось.

А не подскажите ли как создать посадочное место под экран.
Надо в Expedition в режиме рисования изобразить Plane Shape?
В свойствах указать принадлежность к земляной цепи, запрет на трассировку? Еще что сделать?

Мое имхо по поводу работы с Reusable Block в DC-Exp, выстраданное в процессе борьбы со сверхсмартдемонами:
1. Reusable блоки в библиотеке не хранить. Но проекты, из которых эти блоки создаются, хранить обязательно, заведя для этого специальный каталог. В начале работы над проектом создать нужные блоки в ЦБ (это займет пару минут), после окончания проекта - удалить.
2. Рефдесы силк и ассембли в библиотеке (в cell) должны находиться в геометрическом центре компонента. Местоположение рефдес на этих слоях в проекте для каждого компонента все равно придется уточнять или вручную или с помощью приблуд PCB. В проекте Reusable блока также не стоит сдвигать атрибуты компонентов относительно умолчального (библиотечного) положения.
3. На самом последнем этапе работы над проектом все блоки нужно разбить, и вручную или с помощью приблуд решить вопрос о местоположении всех рефдесов. Поскольку рефдесы будут в центре компонентов, идентифицировать их не составит труда.

После разбиения, компоненты повторного блока становятся обычными компонентами платы и при выборе refdes подсвечивается конкретный компонент с которым он ассоциирован.



Для начала надо четко перечислить все нюансы того что хотите получить, т.к. как задача, так и решение многовариантно (причем вопрос может касаться не только топологии но и схемы, раз зашла речь о соединениях).
Например металл можно задать четырьмя разными способами. Для вашего случая скорее всего это Conductive_Shape.

По поводу conductive shape, если позволите. Создал посадочное место для микросхемы с термальным падом, прошитым 9-ю переходными отверстиями для отвода тепла. Термальный пад выполнил в виде полигона conductive shape. При использовании этого корпуса в проекте, обнаружил особенность или глюк, уж не знаю, что правильней. В районе расположения этого корпуса было создано rule area с местным значением зазора trace to smd pad 0.2 мм. При этом глобальное (master) значение этого зазора для всей платы было 0.4 мм. При проверке DRC возникала ошибка зазора между conductive shape и smd pad - 0.0 мм в созданном корпусе, хотя на самом деле зазор между ними составляет 0,27мм. При этом система требовала глобальный зазор 0.4мм, а не локальный заданный в rule area 0.2 мм. Самое интересное, что при уменьшении глобального зазора trace to smd pad до значения <0.27мм, ошибка пропадала. Из чего делаю вывод, что локальные правила rule areas для объектов conductive shape не работают. Поправьте, если что не так.

Выложите свой пример, чтобы не тратить время на подготовку. Есть некоторые идеи, которые надо проверить.

fill
Сделал отдельный пример, иллюстрирующий проблему. Нажмите для просмотра прикрепленного файла

Берется большее из существующих значений - например
для Master поставили 0.2 - ошибки нет т.к. в D1 тоже 0.2.
поставили в D1 0.3 - ошибки.
Тоже самое наоборот.

fill
Понятно, т.е. по сути для conductive shape локальные правила не работают. При этом зазор все же рассчитывается некорректно, ведь очевидно, что он ненулевой. Может сделаете заявку, чтобы они исправили это в каком-нибудь патче?

У меня показывает реальное значение Нажмите для просмотра прикрепленного файла

Пытаюсь DxD заставить при генерации Cross Reference выводить префикс, чтобы для interpage connector отображались переходы вот так NetName (1,2,3) , суффикс ")" выводится нормально, а префикс "(" вообще никак. Вводил и прямо в файл SCOUT и через Modify Cross Reference Settings, независимо от установок prefix, всегда получается результат NetName 1,2,3) Не могли бы Вы, fill, выложить SCOUT файл, который для interpage коннектора даст надпись в формате Net (1,2)

каким образом разбить блок?

upd. выделить блок. затем edit-modify- flatten reusable block

Боюсь что это не возможно ибо префикс, это на самом деле имя атрибута, а не начало значения. Т.е. если вы записали например
префикс это Net(
суфикс это )
то при включении изображения имени и значения атрибута будет
Net(=1,2,3)

Спасибо за разъяснения

Обнаружил баг в версии EXP2007.7 Upd6: запускаю проверку DRC. В окне Display Control раздел Hazard. Выставляю цвета ошибок и включаю подсветку ошибок. Перехожу к неразведенной цепи и пытаюсь ее развести. Expedition вылетает с ошибкой. Проверьте пожалуйста.

не смог найти ответ на вопрос как использовать в линейке DC из дистрибутива MGC.EE2007.7 библиотеки из DX designer library

EE2007.8 не вылетает.



1. Транслятор ЦБ есть для DC-->DxD но не обратно
2. Обратно в принципе можно, но затратно. Т.к. символы через EDIF + правка PDB (убирать префикс раздела символов)

Не понимаю почему ментор так упорно продавливает етот убогий dx. По мне Capture в тыщу раз удобней. С тех пор как поработал в нем, больше ни на что глаза не глядят.

Меня интересуют символы и целы. Есть ли способ просмотреть содержимое и извлечь нужное из dxdesigner library CD, не устанавливая Dx полностью ?

ODA Lib с 2003 года перестала обновляться ?

Не получается поставить EE2007.5 в виртуальной машине... На работе в EE2007.7 не заработал IODesigner при попытке создания нового проекта падает с неизвестной ошибкой, дома заработал, кроме того, в Design Capture он отказался открывать старые проекты (были сделаны в 2000.5). 2005.3 открыл их без проблем. Ментор предлагает какой нибудь способ иметь несколько версий одновременно ?

а чем он лучше?

Причин может быть очень много. В качестве гипотезы, например, уход основного программист(а|ов) DC после покупки ментором верибест и сильная команда программистов Dx, доставшаяся в наследство от иноведы. Бизнес, тсз, ничего личного