1. Насколько я помню сетка для размещения компонентов никак не влияет на размещение пинов.
2. Я могу выставить любую сетку Нажмите для просмотра прикрепленного файла
3. Я вообще никогда не размещаю пины мышкой, для этого есть:
- окно Place_Pins где можно задать нужный шаг и сразу разместить много пинов (используя F3 для указания точного местоположения первого из размещаемых)
- окно Properties где можно сразу задать нужное местоположение пина (как абсолютное так и относительное)
- если надо попасть куда-то, например в центр нарисованного круга\окружности, использую набор команд Snap

Небольшой скромный вопрос, а каким инструментом ставят реперные знаки в експедишн? Что-то из Edit-Place, Draw object или тащить из Place parts?

Edit - Place - Fiducial. Естественно, они уже должны быть в библиотеке.

Вот, посмотрите пожалуйста, а то я всю голову себе сломал !

без проблем сетка 0,635

А ларчик то просто открывался !:)))

Нужно было в ручную выставить число знаков после запятой ! Н-да после 15 лет кандального P-CAD рабства свобода разума и воли в рамках EE как то не сразу воспринимается должным образом

Подскажите, каким образом реализовать связку dxdesigner -> pcb p-ca? Как передать netlist в p-cad. Поиск по интернету привел только на платные услуги.

ни фигасе себе задача
и наверно Pcad4.5

если это так - то только fill подскажет

Есть плейн питания, в некоторых местах соединен, но тоньше чем требуют разработчики. Нужно для подстраховки продожить по этому сигналу на соседних слоях дополнительные дорожки, а сильно умный експедишн не дает, так как связь разведена. Есть может какие-то волшебные галочки? Не хочется обманывать систему и рисовать Draw mode, так как возникнет больше потенциальной опасности, чем пользы.

1.в CES разрешить разводку питания на сигнальных слоях
2.галка Prevent loops in EditorControl/Plow

Здравствуйте. Не подскажите? Выдается сообщение : "Cannot resolve immovable metal conflicts.". В каких случаях выдается, и как исправляется?

когда конфликт по зазорам и т.д. и т.п.
изменяйте параметры в CES

Спасибо.
Не подскажите? Добавил в Library Manager в Property Definition Editor новые свойства.
Что надо сделать чтобы эти свойства появились у компонентов установленных на печатную плату?

"Не подскажите? Добавил в Library Manager в Property Definition Editor новые свойства.
Что надо сделать чтобы эти свойства появились у компонентов установленных на печатную плату?"

Попробуйте запустить Output- Bill of Materials.
В окне Description должны быть перечислены нужные Property.

Для начала надо определится с тем что понимается под словами "эти свойства появились у компонентов установленных на печатную плату".
Даю наводку: в свойствах Cell есть возможность добавить доп. атрибуты и затем их разместить в топологии Cell, а далее естественно они окажутся и в топологии платы.

Интрересует почти сверхъестественный вопрос.
К примеру, дифф пары разведены с зазорором 0.1. В последний момент пересчитали, захотели зазор по 0.15 на определенных слоях. Пары выровняны по длине и их много. Есть ли возможнось как-то массово обновить зазоры, чтобы не таскаться с каждой парой вручную?

массово обновить зазоры ???
Может точнее разводку под 0,15мм ??? т.к. в CES возможно массово обновить зазоры

попробуй переразвести эти дифпары в режиме авторазводки
возможно придется создать класс дифпар

хотя 0,05мм могут сыграть злую шутку с нехваткой места под разводку

места хватает)
да, я неправильно выразилась) обновить разводку)
оказалось все не так страшно, стоит чуть дернуть пару и появляется новый зазор из CES. я думала придется переразводить... Даже гармошки Tune остаются на месте.

Сложная схема, соответстенно куча требований.
Нужно развести один участок по такому принципу (рис 1)
Необходимое параллельное соединение из одной точки не дает делать (рис 2), F5 создает только последовательные, и то не очень удачные...
Что нужно сделать чтобы дорожки велись туда, куда я хочу?
upd
более наглядная картинка (рис 3)

возможно ситуацию исправят применение VP

На все via первой картинки добавить VP и установить Netline_Order согласно картинке (непосредственно в графике или в таблице CES).

Спасибо.
Еще 2 вопроса.
1. Что вы посоветуете для того, чтобы при параллельном расположении дорожек (как по той схеме), предотвратить "склеивание" связи их 2х в одну? (рис 1) А то одно неосторожное движение и они склеиваются. Ясное дело, что можно зафиксить, но пока я их не подравняю, фиксить не стОит.
2. Из этого же вытекает второй вопрос - в той картинке написано, сегменты L2 и L4 долны быть выровняны по длине с tolerance 10 mil. Я знаю как ровнять разные цепи, шины, пары между собой... Но сегмент L4 получается одной парой, как его правильно балансировать относительно переходного отверстия?

1. Возможно поможет отключение Gloss.
2. Добавить Pin Pairs в CES, и задать для них match length.

Можно настроить последовательность обхода цепи. Это, если не ошибаюсь Custom топология в CES. Кнопкой netline order можно задать последовательность соединения цепи. После этого кусочкам цепи можно задать уроавнения выравнивания.
В курсах это было.
Я каждый день с этим не работаю, поэтому каждый раз приходится открывать повторять заново некоторые куски и сейчас более подробно не подскажу.

Когда-то давно я задавал вопрос:

И даже получил на него ответ:

Но сейчас нет доступа к SupportNet, можно как-то увидеть этот ролик в другом месте?

Нажмите для просмотра прикрепленного файла

Спасибо!

Итак, в результате исследования этого руководства выяснилось что увидеть длину трассы с учётом задержки в корпусе можно практически только одним способом - актуализировать данные в CES, поскольку просмотр через Hazards невозможен после того как трассы выровнены.

В последней версии Expedition в CES помимо Pin Package Length появилась графа Pin Package Delay, и вот эти задержки можно увидеть не только в CES, как длины, а ещё и в свойствах цепи. Но тут какая-то неразбериха...

Например:
Есть трасса соединяющая 2 bga-пина, соответственно трасса имеет 2 переходных отверстия. Если выделить её двойным кликом, то внизу, в строке состояния выводится Trace Length: 38.42mm и Dly: 0.289ns. Однако в свойствах цепи Total Trace Length и Selected Trace Length, которые в данный момент соответствуют числу из строки состояния - 38.42mm, также есть строка Length Summary: 38,89mm, тут всё понятно, учитывается ещё длина перехода между слоями через 2 переходных. Фокусы начинаются дальше, имеется строка Delay Summary: 0.4ns
Производим фиксацию трассы (Fix Selected Items) и значение строки меняется на Delay Summary: 0.147ns. Что это за число? Есть подозрения что это задержка внутри корпуса (144ps + задержка в 2 переходных), снимаем фиксацию и значение возвращается к 0.4ns.
Но и это ещё не всё, совершенно непонятно соответствие задержек в строке состояние и в свойствах цепи. Задержка в строке состояния плюс задержка в корпусе 0.289 + 0.147 = 0.436ns, что несколько больше чем Delay Summary: 0.4ns. Где собака зарыта?

Вопрос, можно ли перенести настройки CES из старого проекта в новый? А то после озарений разработчика и импорта новой схемы в проект сбиваются все настройки.

в CES имеется экспорт-импорт
но если озарения были очень сильные и яркие, то возможно от старого проекта осталься полный нуль
и смысла заниматься импортом ни какого нет

Здравствуйте. Не подскажите почему после импорта в Expedition файлов формата DXF импортируемый объет нельзя редактировать? На свойствах графических объектов в слое на котором размещается импортируемый объект стоит атрибут Read-Only.

Наша песня хороша...
Снова имею дело с импортом из оркада.
Импортировалась схема, падстеки, а при попытке импортировать селлы в лог файле пишут

Successfully converted 1820 cells.
Unable to update the cell 'FBGA100' in the Library Manager.
Pin count in cell (100) is different than in the referencing part (93).

The following parts containing (93) pins reference this cell:


Unable to update the Library Manager Catalog.

Это не первый и скорее всего не последний подарочек... Как можно обойти эту ошибку или решить ее?

upd. в принципе путем хитрых извращений в виде подставлений, переименований и пересохранений с новым пинкаунтом удалось побороть проблему... но интересно кто как с подобным борется.

1. Проблема заложена в исходном проекте (OrCAD). В данном случае на символах в схеме присутствуют не все пины. Соответственно при трансляции схемы создается PDB в котором недостает пинов.
2. PDB можно получить двумя путями - из схемы или из платы. Из платы более правильный т.к. кол-во пинов будет не меньше чем в Cell, но можно нарваться на обратное, когда в Cell будет присутствовать лишний(е) пин(ы) - когда тепловые пины оформили как обычные пины, кроме того в PDB из платы нет данных о символе(ах) которые все равно надо будет импортировать в PDB.
3. Удалите проблемный PDB (или удалите в нем ссылку на Cell), затем импортируйте Cell в ЦБ, а далее создайте новый PDB (или импортируйте Cell в существующий PDB). Обычно бывает проще создать новый PDB с нуля, чем пытаться исправить неправильно сделанный из схемы.



При импорте создается Drawing_Cell и размещается в топологии. Если у вас в данный момент в настройках стоит запрещение редактирования содержания Cell, то можно редактировать только через Cell_Editor.

Спасибо.

Еще одна особенность.
В протеле видимо используется понятие "альтернативный символ" или как-то так, также как в менторе alternate cell. Соответственно, в Part editor в разделе Assign symbol лежит несколько вариаций одного и того же Gate. То-есть одни и те же пины могут иметь 2 разных значения, и это в одном компоненте. Насколько мне известно, duplicate pins ментор сохранять не разрешает. Ну и конечно же, при попытке закрыть с сохранением мне сообщается что мол не могу я закрыть, парт ведь incomplete...
Это получается мне нужно превратить этот компонент в 2 разных и поменять на схеме? Или ментор все таки позволяет такую ситуацию?

В данном случае проблема несовпадения количества пинов на символах. Получается что пин в одном случае попадает в раздел Supply_NC (т.к. его нет на символе), а в другом он на символе и значит в Logical\Physical. Такое недопустимо.

Добрый день.
При добавлении в схему разработчиком новых конденсаторов, сбивается их взаимное положение в топологии.
Т.е. разводка уже идет, всё сгруппированно, в схеме где-нибудь в середине ставятся ещё чипы проводится ренамбер, аннотация
и "бац", теперь группировку надо проводить заново, так как те же самые конденсаторы по схеме на топологии уже стоят в другом месте.
Что делать? Поигрался с настройками аннотации, результатов нет. Так что, прошу предлагать решения, которыми вы сами уже пользовались.

Я так и подозревала. Создавать значит отдельные компоненты, я правильно понимаю?

У меня на работе та же беда, мы пока нашли 2 выхода:
1 - оставлять элементы где они развелись в топологии, но в дальнейшем при доработке учитывать эту особенность (в схеме правильная нумерация)
2 - плюнуть на нумерацию при добавлении нового элемента, с КТСС мы по этому поводу договорились, они разрешили так сделать (сохраняется топология)
Я используя 2 вариант, но тоже буду рад услышать 3й более оптимальный вариант

3. руководство должно разрешить делать Renumber in Exp , т.е. нумерация в DxD подстраивается под Ехр

читайте пункт 2, нумерация Exp никого не интересует
Я понимаю что весь мир нумерует топологию и только наши предпочитают нумеровать схему. Кстати наши ездили в МСК на семинар, задавали этот вопрос представителям, те переглянулись и посмотрели на наших как на дятлов

Добрый день. Не подскажите в Expedition можно оставить изображение только нужных трасс, а остальные объекты погасить?

Выделяете трассы, потом в Display Control на вкладке Layer в разделе Selection & Highlights ставите галку Selected Only.

Спасибо.

Не подскажет кто-нибудь, как отключается любимое предупреждение упаковщика:



Написано, что надо поднять точность в Notation Settings, но вот где он находится? Не то, чтоб это было критически важно, но за горой подобных предупреждений можно проглядеть и действительно важные...

как на схематике горячие клавиши настроить для поворота и флипа компонентов схемы?

Здравствуйте.
Подскажите пожалуйста, как можно вывести Bill of Materials отдельно по слоям топ и бот? Ну то есть чтобы было в идеале 2 файла, один с компонентами на слое Топ, второй с компонентами на слое Бот.

Попробуйте сформировать при помощи ReportWriter/

Можно еще в Expedition PCB меню File > Export > General Interfaces в котором нужно выбрать Generic AIS c указанием Part Number или Part label.
Он выдаст таблицу координат посадочных мест с указанием стороны установки.


Потом можно втянуть в табличный редактор и удалить не нужные колнки и отсортировать по сторонам верх и низ.

Это на случай если в Report Writer не найдётся подобного.

Здравствуйте!
Будьте добры, подскажите! Cтолкнулся с такой проблемой: в CES задал длину проводникам, начинаю выравнивать эти линии и мне выдает следующую ошибку

Что то такого еще не было)) Мб кто то знает как исправить?

Такая ошибка может быть обусловлена многими причинами. Проверьте еще раз свои требования в CES, нет ли там конфликтов и ошибок. Если проект большой, то может просто не хватает RAM в компьтере..